



结合作者多年一线教学经验 突出EDA技术的特点和优势 坚持面向实际开发应用原则







## 21 世纪全国本科院校电气信息类创新型应用人才培养规划教材

# EDA 技术及数字系统的应用

包明 曹阳 主编 胡顺仁 全晓郑 佘 丽 副主编

#### 内容简介

本书结合 EDA 技术和可编程逻辑器件的最新发展,全面介绍了 EDA 技术的特征、IP 核与 SOC 设计的知识、Altera 公司的 FBGA 器件特点和配置方式、FPGA 开发工具软件 Quartus II 和常用 IP 模块的使用。 书中还系统地介绍三种硬件描述语言,即 AHDL、VHDL 和 Verilog HDL 的基本语法、常用语句和应用例子,以大量的设计实例说明数字系统的硬件设计方法。特别是最后一章 FPGA 综合设计实践,给出了基于 FPGA 数字系统设计的应用实例和功能模块(VGA、PS/2、UART、单总线(I-Wire)、SPI、I<sup>2</sup>C等),为课程设计和毕业设计及电子产品开发提供帮助。

本书内容全面,实例丰富,由浅入深,可作为高等院校电气信息类专业课程的教材,也可供从事硬件设计和 IC 设计的工程师学习使用。

#### 图书在版编目(CIP)数据

EDA 技术及数字系统的应用/包明,曹阳主编. 一北京:北京大学出版社,2014.2

(21 世纪全国本科院校电气信息类创新型应用人才培养规划数

ISBN 978-7-301-23877-6

I. ①E··· II. ①包···②曹··· III. ①电子电路人也路设计—计算机辅助设计—高等学校—教材②数字系统—系统设计—高等学校—教材 Ⅳ. ①TN7923 17271

中国版本图书馆 CIP 数据核字(2014)第 020347 号

#### 书 名·FDA 技术及数字系统的应用

著作责任者: 包 明 曹 阳 主编

策划编辑:

责任编辑:郑双

标准书号: ISBN 978-7-301-23877-6/TN · 0110

出版发行:北京大学出版社

地 址: 北京市海淀区成府路 205 号 100871

网 址: http://www.pup.cn 新浪官方微博: @北京大学出版社

电子信箱: pup 6@163.com

电 话: 邮购部 62752015 发行部 62750672 编辑部 62750667 出版部 62754962

印刷者:

经 销 者: 新华书店

787 毫米×1092 毫米 16 开本 27 印张 636 千字 2014 年 2 月第 1 版 2014 年 2 月第 1 次印刷

定 价: 55.00元

未经许可,不得以任何方式复制或抄袭本书之部分或全部内容。

版权所有, 侵权必究

举报电话: 010-62752024 电子信箱: fd@pup. pku. edu. cn

## 前 言

随着大规模和超大规模可编程器件在 EDA 技术支持下的广泛应用,现代电子设计技术已进入一个全新的阶段,从设计思想、设计工具到实现方式都发生了诸多变化。

EDA 技术是现代电子工程领域的一门新技术,提供了基于计算机和信息技术的电路系统设计方法。它是从计算机辅助设计(CAD)、计算机辅助制造(CAM)、计算机辅助测试(CAT)和计算机辅助工程(CAE)等技术发展而来的。设计者只需对系统功能进行描述,在EDA工具的帮助下完成系统设计。EDA 技术使电子产品的设计和开发周期缩短,降低了成本,提高了系统的可靠性。

计算机技术和微电子工艺的发展,使 EDA 技术在数字系统设计中起到越来越重要的作用,新的设计工具和方法不断推出,高速发展的可编程器件又为 EDA 技术的不断进步奠定了坚实的物理基础。因为大规模可编程逻辑器件具有微处理器和单片机的特点,尤其随着半导体制造工艺的进步,集成度不断提高,一微处理器、DSP、A/D、D/A、RAM 和ROM等独立器件之间的物理与功能界限工具之模糊,嵌入式系统和片上系统(SOC)得以实现。以大规模可编程集成电路为物质基础的 EDA 技术打破了软硬件之间的设计界限,使硬件系统软件化,这已成为现代电子设计技术的发展趋势。

为了适应 EDA 技术的发展和 EDA 技术的教学要求 类出 EDA 技术的实用性,以及面向工程实际的特点,从设注重学生的设计能力和创新能力的培养,以及与工程实际相结合的动手能力的培养。因此本书不仅介绍 Altera 公司的可编程逻辑器件、Quartus II 开发工具,以及硬件端还可谓(AHDL、VHDL 和 Verilog HDL)的基础知识和一般的设计应用,还介绍数字系统的设计方法和 FPGA 综合性的应用实例,引导学生完成与传统电子设计(如单片机)不同的设计内容,突出数字系统的硬件设计方法,从而加深系统中各模块和输入/输出接口信号(协议)的理解。通过这些应用实例,让学生体会到 EDA 工具对复杂数字逻辑电路设计的优势,提高学生的设计能动性和自主创新能力,从而有效地提高课程的教学效果。

全书共分 8 章。第 1 章介绍 EDA 技术的基本概念、研究范畴、基本特征和基本工具,可编程 ASIC 的特点,集成电路的设计流程,IP 核与 SOC 设计的知识,以及 EDA 技术的 发展趋势。第 2 章介绍可编程逻辑器件的基本结构、编程元件和边界扫描测试技术,重点介绍 Altera 公司的可编程逻辑器件的基本结构和工作原理。第 3 章介绍 Quartus II 集成开发工具的使用方法和设计步骤,以及提供的器件库和参数化宏功能模块(自定制宏功能模块、存储器、锁相环 PLL 和滤波器 FIR)。第 4~6 章详述硬件描述语言(AHDL、VHDL 和 Verilog HDL)的基本语法、常用语句、硬件设计方法和数字电路设计实例。第 7 章详述数字系统的基本概念、基本结构、设计特点和自顶向下的设计方法,描述数字系统的常用工

具、算法流程图和 ASM 图,给出利用 EDA 开发工具进行数字系统综合性的应用实例。 第8章结合 FPGA 综合设计实例给出了基于 FPGA 数字系统设计的应用和功能模块,介绍 了 VGA、PS/2、UART、单总线(1-Wire)、SPI、I2C 等接口技术,用硬件的设计方法实现 数据的传输控制。在这些设计实例中提供了大量的功能模块,已经在 FPGA 器件中进行了 验证,为更复杂、规模更大的数字系统设计和应用提供有益的参考。

本书由包明和曹阳担任主编,第1章、第7~8章由包明编写;第2和3章由曹阳编 写; 第4章由胡顺仁编写; 第5章由全晓莉编写; 第6章由佘丽编写; 全书由包明统稿。 在编写本书的过程中, 遵循的是重视基础知识、而向实际应用的原则。本书突出 FDA 技 术的特点和优势,侧重于实用电子系统的设计应用。要进一步掌握数字系统的设计技术, 需要在实践中不断探索和积累, 逐步提高设计水平。

现代电子技术在不断发展,相应的教学内容和教学方法也在下断改进,还需要深入 的探讨和学习。由于编者水平有限,书中的不足之处在所成处, (Email: baoming666@sina.com.cn).

# 目 录

第1章	概述	1		2.4.1	CPLD 的基本结构与特点36
1.1	EDA 技术	1			FPGA 的基本结构与特点40
	1.1.1 EDA 技术的发展史	2			CPLD 与 FPGA 的比较45
	1.1.2 EDA 与电子系统设计	3	2.5	CPLD	FPGA 主流器件介绍46
	1.1.3 EDA 软件平台	4		2.5.1	Altera 的 CPLD 系列46
1.2	EDA 技术的基本特征及工具	6		2.5.2	Xilinx 的 CPLD 系列48
	1.2.1 EDA 技术的研究范畴	6		2.5.3	Altera 的 FPGA 系列49
	1.2.2 EDA 技术的基本特征	7		2.5.4	Xilinx 的 FPGA 系列51
	1.2.3 EDA 的基本工具	8	2.6	编程与	配置53
1.3	硬件描述语言简介	10 .	1	2.6.1	JTAG 方式的 CPLD 编程54
1.4	可编程 ASIC 及发展趋势	14. 11.	-	2.6.2	PC 并行口的 FPGA 配置55
	1.4.1 专用集成电路 ASIC 简介	12	1.	2.6.3	FPGA 专用配置器件56
	1.4.2 集成电路的设计流程	W.	本章	小结	59
	1.4.3 可编程 ASIC 的特点		习题		59
	1.4.4 可编程 ASIC 发展趋势	17 筆3	*	BP 1	/FPGA 开发
1.5	IP 核与 SOC 设计		N-	1	—Quartus II60
	1.5.1 IP核		X		
	1.5.2 IP核的复用技术	20	3.1	-	s II 概述60
	1.5.3 SOC 设计技术	2275			Quartus II 的特性60
	1.5.4 秋/硬件协同设计	.23		3.1.2	Quartus II 设计流程61
1.6	EDA 技术的发展趋势	25		3.1.3	Quartus II 的主界面64
本章	小结	26	3.2	新建一	一个设计工程67
习题	***************************************	26		3.2.1	转换 MAX+PLUS II 设计68
第2章	可编程逻辑器件	20		3.2.2	使用 "New Project Wizard"
<b>第4</b> 草	刊编任逻辑留计	28			命令新建工程69
2.1	可编程逻辑器件的分类	28			设计输入70
2.2	可编程逻辑器件的编程元件	30	3.3	编译与	i仿真工具71
	2.2.1 熔丝型开关	31		3.3.1	编译工具72
	2.2.2 反熔丝型开关	32		3.3.2	仿真工具76
	2.2.3 浮栅编程元件	32		3.3.3	时序分析工具78
	2.2.4 基于 SRAM 的编程元件	34	3.4		载80
2.3	边界扫描测试技术	34		3.4.1	指定器件和分配引脚80
2.4	CPLD/FPGA 的基本结构及特点	36		3.4.2	配置器件83



3.5	设计位	化及其他设置	83	第5章	硬件	描述语言 VHDL	156
	3.5.1	面积与速度的优化	84	5.1	VHDI	基本结构	156
	3.5.2	时序约束及设置	84	3.1	5.1.1	多路选择器的 VHDL	130
	3.5.3	适配设置	84		3.1.1	描述	156
	3.5.4	功率分析	85		5.1.2	实体	
3.6	器件周	<b>F和参数化宏功能模块</b>	85		5.1.3	结构体	
	3.6.1	元件库和宏单元库	85		5.1.4	库、程序包及配置	
	3.6.2	自定制宏功能模块	92	5.2		语法规则	
	3.6.3	嵌入式存储器和		3.4	5.2.1	文字规则	
		锁相环模块	94		5.2.2	数据对象	
	3.6.4	滤波器 FIR	100		5.2.3	数据类型	
3.7	嵌入式	代逻辑分析仪的硬件测试	104			VHDL 操作符	
3.8	嵌入元	【系统设计	106		15.26	VHDL 属性描述	
	3.8.1	用 SOPC Builder 创建 SOPC		X	1	中的顺序语句	
		设计	107	W.	5.3.1	赋值语句	
	3.8.2	用 DSP Builder 创建 DSP		1/11/	5.3.2	流程控制语句	
		设计	.,110	5	5.3.3	派柱任何皆可	
本章	小结		M-		5.3.4	断言语句	
习题	į		.113	5.1	4 -00 -	中的并行语句	
第4章	硒化	描述语言 AHD	114	X	X	进程语句	
オサ早		V'/2		KY1	5.4.2	并行信号赋值语句	
4.1		. 的基本元素		X	5.4.3	块语句	
4.2		り AHDL 设计结构	ACV	, >	5.4.4	元件例化语句	
	/	子设计段	1	3	5.4.5	生成语句	
	4.2.2	逻辑段	121			生成階可	
	4.2.3	变量段	122	3.3	5.5.1	函数	
	4.2.4	AHDL 模板	125		5.5.2	过程	
4.3	函数构	獎块及其引用	125		5.5.2	子程序重载	
4.4	AHDI	. 的描述语句	131		21212	丁柱/F里载 l的 VHDL 设计	
	4.4.1	文本编辑语句	131	3.0	5.6.1	状态机的基本结构	
	4.4.2	逻辑设计语句	133		5.6.2	状态转移图	
4.5	数字单	单元电路的设计实例	138			状态机的 VHDL 描述	
	4.5.1	组合逻辑电路	138		5.6.3		
	4.5.2	寄存器和计数器	143		5.6.4	状态机的图形编辑设计	
	4.5.3	有限状态机设计	147		5.6.5	状态编码与状态分配	
	4.5.4	综合逻辑电路	148		5.6.6	剩余状态与容错技术	
本章	小结		. 155	5.7		1路设计	
习题	į		155		5.7.1	VHDL 的描述风格	212

	1.00
目	录 // //
	000

	5.7.2	组合逻辑电路	215		7.1.4	数子系统的设计方法	265
	5.7.3	时序逻辑电路	221	7.2	数字章	系统的描述方法	267
本章	小结	,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	224		7.2.1	方框图和定时图	267
习题			225		7.2.2	算法流程图	268
第6章	硒化	描述语言 Verilog HDI	227		7.2.3	ASM 图	271
P1				7.3	数字系	系统的实现	275
6.1		g HDL 概述			7.3.1	数据处理单元	276
	6.1.1	不同抽象级别的 Verilog	HDL		7.3.2	控制单元	280
		模型	227	7.4	FPGA	系统的设计优化	284
	6.1.2	Verilog HDL 模型的			7.4.1	资源优化	285
		基本单元——模块	228		7.4.2	速度忧化	291
	6.1.3	逻辑仿真	230		7.4.3/	系统的同步设计	298
6.2	Verilo	g HDL 的语法	232		7.4.4	优化设置与分析	306
	6.2.1	语法约定	232	75	多位材	加 8 位硬件乘法器	309
	6.2.2	数据类型	233	Lik	7.5.1	硬件乘法器的设计思想.	309
	6.2.3	模块端口	236	CHIL	7.5.2	硬件乘法器的实现	310
6.3	结构技	苗述形式	236	7.6	十字路	格口交通信号的控制系统.	312
6.4	数据》	<b>布描述形式</b>	12/30	V	7.6.1	系统的功能要求	312
	6.4.1	连续赋值语句 assign	238		752	控制器算法设计及实现.	313
	6.4.2	表达式和运算符	238	3.7	No.	来集系统设计	318
6.5	行为打	借述形式	241	XX	7.7.1	系统的功能要求和设计	
	6.5.1	过程结构	242	XX		思想	318
	6.5.2	过程赋值语句	243	1	7.7.2	ADC 控制模块设计	320
	6.5.3	<b>好序控制</b>	2447	7.8	多功能	能函数信号发生器	322
	6.5.4	旅控制	245		7.8.1	信号发生器的功能和设	it
	6.5.5	任务与函数	247			思想	322
6.6	数字印	电路设计实例	249		7.8.2	各功能模块设计	323
	6.6.1	组合逻辑电路设计	249	7.9	数字标	项率计设计	328
	6.6.2	时序逻辑电路设计	251		7.9.1	频率测量方法和原理	328
	6.6.3	有限状态机设计	252		7.9.2	系统要求和结构	328
本章	小结	***********************	257		7.9.3	数字频率计实现	329
习题			257	本章	小结		333
第7章	***	系统设计及实例	2.50	习题			333
弗/單	剱子	糸犹设计及头例	259				
7.1	数字系	<b>系统概述</b>	259	男 8 草	FPG	A 综合设计实践	334
	7.1.1	数字系统的概念	259	8.1	VGA	图像显示的设计与应用	334
	7.1.2	数字系统的基本结构	260		8.1.1	VGA 显示接口和标准	
	713	粉字系统设计的转占	261			財序	335



	8.1.2	系统的功能要求和设计		8.5	单线(	1-Wire)温度测量与 LCD1	602
		思想	337		显示.		383
	8.1.3	各功能模块的设计	339		8.5.1	DS18B20 数字温度	
8.2	PS/2	键盘接口设计与 VGA 显示	349			传感器	383
	8.2.1	PS/2 接口及键盘扫描码	349		8.5.2	字符型 LCD1602	387
	8.2.2	设计要求	352		8.5.3	功能要求和设计思想	390
	8.2.3	各功能模块的实现	353		8.5.4	各功能模块的设计	391
8.3	PS/2	鼠标接口设计与 VGA 显示	361	8.6	SPI 接	長口总线及应用	399
	8.3.1	PS/2 鼠标的工作模式和			8.6.1	SPI 接口及协议	
		数据格式	361		8.6.2	串行 A/D 芯片 ADS782	2 401
	8.3.2	功能要求和设计思想	363		863	事序D/A 芯片 DAC751	
	8.3.3	各功能模块的设计	364	8.7		战及6用	
8.4	通用界	异步收发器设计与 VGA		0.7	8.7	I*C 总线接口	
	显示.		374	. X	1	AT24C02 器件的数据读	
	8.4.1	通用异步收发器原理及		W.	9.7.2	A124C02 福州下印第文为行政	
		接口	374	Al Mart			
	8.4.2	系统的功能要求	375	7 712	5		420
	8.4.3	各功能模块的设计	17/4	参考文献	扰		421
			7/4		iXx		
		SAV		·X	XXT	2	
		XX		XX			
		1/4		X."			
		185	XX	Y			
	)	10	17				

水海大海北州极利城市

# 

# 学习目标和要求

- ◆ 了解 EDA 技术的发展和特点:
- ◆ 了解 EDA 技术的基本特征及工具;
- ◆ 理解专用集成电路的全定制和半定
- ◆ 了解可编程 ASIC 的特点:
- ◆ 了解軟 IP、 图 IP 和硬 IP:
- ◆ 理解IP核的复用技术和SOC设计:
- ◆ 理解 SOC 的软/硬件协同设计,

本书的内容是数字电子技术或数字逻辑电路课程如识的延伸和发展。在数字电路课程中采用固定功能的标准集成电路,如 74/54 系列(TIL)、4000/4500 系列(CMOS)芯片来组装系统。这样设计出的电子系统所用元件领标表和数量均较多、体积功耗大、可靠性差、不易修改、现在 73要拥有一台计算机、一分相应的 EDA 软件工具和一个可编程逻辑器件芯片,就可以将数字电路课程设计的系统在一个 FPQA 芯片中实现(集成),提高了系统的可靠性和集成度,电使数字系统的设计效率得到很大提高。

成化所样

## 1.1 EDA 技术

EDA 是电子设计自动化(Electronics Design Automation)的缩写,它是随着集成电路和计算机技术的飞速发展应运而生的一种高级、快速、有效的电子设计自动化工具。EDA 工具是以计算机的硬件和软件为基本工作平台,集数据库、图形学、图论与拓扑逻辑、计算数学、优化理论等多学科最新成果研制的计算机辅助设计通用软件包。EDA 是电子设计技术的发展趋势,利用 EDA 工具可以代替设计者完成电子系统设计中的大部分工作。EDA 技术主要融合了大规模集成电路设计和制造技术、专用集成电路(ASIC)测试和封装技术、IC 版图和 PCB 版图设计技术、FPGA/CPLD(现场可编程门阵列)编程下载技术、自动测试技术等

数字系统的实现方法经历了由分立元件、SSI、MSI 到 LSI、VLSI 及 UVLSI 的 & 速发

展过程。为了提高系统的可靠性与通用性,微处理器和 ASIC 逐渐取代了通用全硬件 LSI 电路。20 世纪 90 年代,国际上一直在积极探索新的电子电路设计方法,并在设计方法和工具等方面取得了巨大进步,可编程逻辑器件(PLD)被大量地应用在 ASIC 的制作中,尤其是 FPGA/CPLD 在 EDA 基础上的广泛应用。PLD 可以通过软件设计而对其硬件结构和工作方式进行重构,从某种意义上来说,是新的电子系统运转的物理机制又将回到贩来的纯数字电路结构,是一种高层次的循环。它在更高层次上容纳了过去数字技术的优秀部分,是对 MUC(微控制器或单片机)系统的一种改进。特别是随着软/硬 IP 芯核产业的迅猛发展、嵌入式通用与标准 FPGA/CPLD 器件的出现,片上系统(System on Chip,SOC)已近在咫尺。以大规模可编程集成电路为物质基础的 EDA 技术将打破软硬件之间的设计界限,使硬件系统特件化,使电子设计的技术操作和系统构成在整体上发生质的飞跃,带来了电子系统设计的基金性变化。

EDA 技术不是某个学科的分支或者某一种新的技能技术,它是融合多学科为一体义渗透于各学科中的一门综合性学科,它代表了电子设计技术机应的技术的发展方向。利用EDA 上具,设计者可以从概念、算法、协议等开始设计电子流流、让电子产品从电路设计、性能分析到设计出 IC 版图或 PCB 版图的整个过程有关,每根上自动处理完成,极大地提高了电子系统设计的效率和可靠性。

#### 1.1.1 EDA 技术的发展史

EDA 技术伴随着计算机、大规模实践上路、电子系统设计的发展,经历了计算机辅助设计(Computer Assist Design, CAD)、计算机辅助工程(Computer Assist Engineering, CAE)和电子系统设计自动化(Electronic System Design Automation) ESDA).: 个发展阶段,如图 1.1 所示。



图 1.1 EDA 发展过程

20 世纪 70 年代,随着中小规模集成电路的出现和应用,传统的手工制图设计印制电路板和集成电路的方法已无法满足设计精度和效率的要求,人们开始将产品设计过程中高重复性的繁杂劳动,如布图布线工作,通过用于 .维华面图形编辑与分析的 CAD 工具来完成,与过去相比提高了电子系统和集成电路设计的效率和可靠性,从而产生了计算机辅助设计的概念,这是 EDA 技术发展的初级阶段。这一阶段开始利用计算机设计取代手工劳动,辅助进行集成电路版图编辑、PCB 布局布线等工作。由于当时计算机工作平台的制约,能支持的设计工作有限且性能比较差。

20 世纪 80 年代出现的第一个个人工作站(Apollo)计算机平台,推动了 EDA 工具的迅速发展。为了适应电子产品在规模和制作上的需要,出现了以计算机仿真和自动布局布线为核心技术的第一代 EDA 技术。具有自动综合能力的 CAE 工具简化了设计师的部分设计工作。其特点是以软件工具为核心,通过这些软件完成产品开发的设计、分析、生产、测试等各项工作。但是,大部分从原理图出发的 EDA 工具仍然水能适应复杂电子系统设计的要求,而且具体化的元件图形制约着优化设计。

20 世纪 90 年代,人们逐步从使用硬件转向设计硬件,从电路级电子产品开发转向系统级电子产品开发。ESDA 工具是以系统级设计为核企业括系统行为级描述与结构级综合、系统仿真与测试验证、系统划分与指标分配、系统决策与文件生成等) 警套的电子系统设计自动化工具。第二代 EDA 技术的出现。 放大地提高了系统设计的效率,使设计师开始实现"概念驱动工程"的梦想。设计师规定了人量的辅助设计工作,把精力集中于创造性的方案与概念构思上,从而极大通处而了设计效率,缩短了产品的研制周期。

### 

传统的电子系统设计采用格是搭积木式的方法。他们器件搭成电路板,由电路板搭成电子系统。数字系统最初的"积木块"由固定块能的海淮集成电路,如74/54系列(TTL)、4000/4500系列(CAQS)芯片和一些固定块能的冷规模集成电路构成。设计者只能根据需要选择合适的器域。冲按照器件推荐的电路等写表系统。这种设计是一种"自底向上"的设计方法,这样设计出的电子系统所用元件的种类和数量均较多、体积功耗大、可靠性差,不易能改。

随着半导体技术、集成技术和计算机技术的发展,电子系统的设计方法和设计手段发生了很大的变化。进入20世纪90年代以后,EDA技术的发展和普及给电子系统的设计带来了革命性的变化,特别是高速发展的 CPLD/FPGA 器件为 EDA 技术的不断进步奠定了实实的物质基础,极大地改变了传统的数字系统设计方法、设计过程,乃至设计观念。过去只能通过两种编程方式来改变器件逻辑功能,即微处理器的软件编程如单片机)和特定器件的控制字配置(如 8255),并且对器件引脚功能的硬件方式的任意确定是不可能的,而且对于系统设计只能通过设计电路板来实现系统功能。利用 EDA 工具可通过对可编程器件芯片的设计来实现系统功能。这种方法称为基于芯片的设计方法。新的设计方法能够田设计者定义器件的内部逻辑和引脚,将原来由电路板设计完成的大部分工作放在芯片的设计中进行。这样不仅可以通过芯片设计实现多种数字逻辑系统功能,而且由于引脚定义的块一进行。这样不仅可以通过芯片设计实现多种数字逻辑系统功能,而且由于引脚定义的及活性,大大减轻了电路图设计和电路板设计的工作量和难度,从而有效地增强了设计的灵活性,提高工作效率;同时基于芯片的设计可以减少芯片的数量,缩小系统体积,降低能耗,提高系统的性能和可能性。

可编程器件和 EDA 技术为今天的硬件系统设计者提供了强有力的工具,使得电子系统的设计方法发生了质的变化。传统的"固定功能集成块+连线"的设计方法正逐步地退出历史舞台,而基于芯片的设计方法正在成为现代电子系统设计的主流。现在人们可以把数以亿计的晶体管,几万门、几十万门甚至几百万门的电路集成在一个芯片上。半导体集成电路也由早期的单元集成、部件电路集成发展到整机电路集成和系统电路集成。电子系统的设计方法也由过去的那种"Bottom-up"(自底向上)设计方法改变为一种新的"Top-down"(自页向下)设计方法。

现在,只要拥有一台计算机、一套相应的 EDA 软件和一片可编程逻辑器件芯片,就可以在实验室里完成数字系统的设计和生产。可以说,当今的数字系统设计已经离不开可编程逻辑器件和 EDA 设计工具。

#### 1.1.3 EDA 软件平台

EDA 技术作为现代电子设计技术的核心,依赖于功能深大的计算机。利用 EDA 工具软件,设计者可以从概念、算法、协议等开始设计电子系统,其中大量工作可以通过计算机平台来完成,并且电子产品从电路设计、性能分析的读证出 IC 版图或 PCB 版图的整个过程可以在计算机上自动处理完成。

长期以来,大型的 EDA 工具软件都运行和LADNIX 为操作系统的工作站平台上。随着 PC 性能的不断提高和 Windows 操作系统的工发展,世界上著名的 EDA 厂商(如 Cadence Design Systems、Mentor Graphics、Supplys 和 Viewlogic Systems 等)已先后推出了支持 PC-Windows 平台的高性能的 EDA 工具软件。

从目前的 EDA 技术来不少,体化工具和知识产权模块。 (本)是发展方向。伴随着设计复杂度的不断提高,一体化的工具使设计者受益 L、 全家 一的用户界面,避免了在不同的工具间进行数据转换等频率的操作。利用这种一体化设计工具提供的统一库和统一界面可以加速 IC 工程邮的设计速度。知识产权模块的合理应用是加速产品设计流程的一个有效途径。IP 复用 W C 设计业中绝对的发展趋势。同时,制造工艺进步也促进 EDA 工具的革新。在 EDA 30年开发方面的著名广商,目前主要集中在美国,如 Synopsys 和 Cadence 两大 EDA 工具供应商。

Synopsys 公司是为全球集成电路设计提供电子设计自动化(EDA)软件工具的主导企 业,为全球电子市场提供技术先进的IC 设计与验证平台,致力于复杂的片上系统(SoC)的 开发。同时 Synopsys 还提供知识产权和设计服务。Cadence 公司是全球最大的电子设计技 术、程序方案服务和设计服务供应商。其解决方案在于提升和监控半导体、计算机系统、 网络工程和电信设备、消费电子产品及其他各类型电子产品的设计。

EDA  $\Gamma$  且按主要功能或主要应用场合,分为电路设计与仿真  $\Gamma$  且、PCB 设计软件、IC 设计软件、PLD 设计  $\Gamma$  且及其他 EDA 软件。

电路设计与仿真工具包括 SPICE/PSPICE、Multisim、EWB、MATLAB、SystemView、MMICAD 等。SPICE(Simulation Program with Integrated Circuit Emphasis)是由美国加州大学推出的电路分析仿真软件,1998 年被定为美国国家标准。1984 年,美国 MicroSim 公司推出了基于 SPICE 的微机版 PSPICE(Personal-SPICE)。它具有功能强大的模拟和数字电路混合仿真 EDA 软件,可以进行各种各样的电路仿真、激励建立、温度与噪声分析、模拟控制、波形输出、数据输出,并在同一窗口内同时显示模拟与数字的仿真结果。无论对哪

种器件、哪些电路进行仿真,都可以得到精确的仿真结果,并可以自行建立元器件及元器 件座。EWB(Electronic Workhench)软件及升级版 Multisim 的很多功能模仿了 SPICE 的 设计。

MATLAB 产品族的 · 大特性是有众多的面向具体应用的工具箱和仿真块, 包含了完整 的函数集用来对图像信号处理、控制系统设计、神经网络等特殊应用进行分析和设计。它 具有数据采集、报告生成和 MATLAB 语言编程产生独立 C/C++代码等功能。MATLAB 产 品族具有下列功能,数据分析,数值和符号计算,下程与科学绘图,控制系统设计,数字 图像信号处理, 财务工程, 建模、仿真、原型开发, 应用开发, 图形用户界面设计等。 MATLAB 产品族被广泛地应用于信号与图像处理、控制系统设计、通信系统仿真等诸多领 域。开放式的结构使 MATLAB 产品族很容易针对特定的需求进行扩充,从而在不断深化 对问题的认识的同时,提高自身的竞争力。

PCB(Printed-Circuit Board, 印制电路板)设计软件的种类很多,如Postel、OrCAD、Viewlogic、 PowerPCB、Cadence PSD、MentorGraphices 的 Expedition PCB Zuken CadStart、Winboard/ Windraft/Ivex-SPICE、PCB Studio 等。

IC 设计工具按市场所占份额排行为 Cadence、Metrot Graphics 和 Synopsys。这三家都 是 ASIC 设计领域相当有名的软件供应商。其他XXX 的软件相对来说使用者较少。

PLD 设计工具是一种由用户根据需要而以行为造逻辑功能的数字集成电路。目前 PLD 主要有 CPLD 和 FPGA 两大类型。PLD 的开发工具一般由器件生产厂家提供, 但随着器件 规模的不断增加,软件的复杂性也随义设高。目前由专门的软件公司与器件生产厂家合 作,推出了功能强大的设计软件。 设界上有土儿家生产 CRUD/FPGA 的公司,最大的三家 是 Altera、Xilinx、Lattice, Altera 和 Xilinx 公有 人 60%以上的市场份额, 可以讲 Altera 和 Xilinx 共同决定了 CPLD/FPGA 技术的发展方向。表 1-1 给出了 CPLD/FPGA 的 EDA 开发软件的特性。

EDA 软件名称 Г 适用器件系列 输入方式 Xilinx 各种系列 原理图、VHDL、Verilog HDL 文本等 Xilinx ISE XC 系列 Xilinx **Foundation** 原理图、VHDL 文本等 MAX+PLUS II MAX、FLEX 等 原理图、波形图、VHDL、AHDL 文本等 Altera Quartus II Altera 各种系列 原理图、波形图、VHDL、Verilog HDL等 Altera 原理图、ABEL、VHDL、Verilog HDL 等 ispEXPERT MACH, GAL, ispLSI Lattice Lattice 数字器件系列 原理图、VHDL、Venlog 文本等

原理图、VHDL、Verilog 文本等

表 1-1 CPLD/FPGA TEDA 开发软件的特性

Altera 是 20 世纪 90 年代以后发展很快的较大的可编程逻辑器件供应商之一。主要产 品有 MAX、MAX []、FLEX10K、APEX20K、ACEX1K、Stratix、Stratix []、Cyclone、 Cyclone II 等。开发软件 MAX+PLUS II 曾经被认为是最优秀的 PLD 开发平台之一,适合开 发早期的中小规模 CPLD/FPGA。目前已经由 Quartus II 替代, Quartus II 是 Altera 新一代 FPGA/PLD 开发软件,适合新器件和大规模 FPGA 的开发。

SX、eX、MX 系列

Lattice

Actel

ispLever

Actel Designer

Xilinx 是 FPGA 的发明者,是较大的可编程逻辑器件供应商之。1999 年 Xilinx 收购

了 Philips 的 PLD 部门。其产品种类较全,主要产品有 XC9500、Coolrunner、Spartan、Virtex 等。 开发软件 Foundation 是 Xilinx 公司早期的开发工具,逐步被开发软件 ISE 取代。

Lattice 是 ISP(在线可编程)技术的发明者, ISP 技术极大地促进了 PLD 产品的发展。 Lattice 中小规模 PLD/FPGA 比较有特色, 种类齐全, 1999 年推出可编程模拟器件。 上要产品有 ispMACH4000、EC/ECP、XO、XP 及可编程模拟器件等。1999 年 Lattice 收购 Vantis(原 AMD 子公司), 2001 年收购 Lucent 微电子的 FPGA 部门, 2004 年以后开始大规模进入 FPGA 领域, 是世界第三大可编程逻辑器件供应商。ispLever 是 Lattice 推出的最新一代 PLD 集成开发软件, 逐步取代 ispEXPERT 开发软件,成为 PLD 设计的主要工具。

Actel 公司是反熔丝(一次性烧写)PLD 的领导者,由于反熔丝 PLD 抗辐射、耐高低温、功耗低、速度快,主要针对高速通信、专用集成电路替代品和航天军品市场,所以在军品和宇航级上有较大优势。

现代的 EDA 软件已突破了早期仅能进行 PCB 版图设计或基地路功能模拟的局限,以最终实现可靠的硬件系统为目标。配备了电子系统设计自动。它的各部工具。在产品设计和制造方面,EDA 技术应用于前期的计算机仿真,产品开发工的 EDA 工具应用、系统级模拟及测试环境的仿真,生产流水线的 EDA 技术应用、一品测试等各个环节,如 PCB 的制作、电子设备的研制与生产、电路板的焊接、ASK 的流片过程等。

## 1.2 EDA 技术的基本特征及工具


EDA可以看作电子 CAD的高级阶段。在现代电子系统设计领域,EDA 技术已经成为电子系统设计的重要手段。无论是设计逻辑芯片边丛数字系统,其设计作业的复杂程度都在不断增加,现今仅仅高处于工进行数字系统设计过经不能满足要求,所有的设计工作都需要以计算机为工具。在EDA 软件平台与进行。设计者只需完成对设计系统的功能描述,就可以由计算机自动地完成逻辑编译、逻辑的化、逻辑分别。逻辑综合及优化、逻辑布局布线、逻辑的。 但至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。尽管目标系统是硬件,但整个系统设计和修改过程如同完成软件设计一样方便和高效。利用EDA 的仿真测试技术,设计者可以预知设计结果,减少设计的自目性,从而极大地提高设计的效率。

#### 1.2.1 EDA 技术的研究范畴

EDA 技术研究的对象是电子设计的全过程,它旨在帮助电子设计工程师在计算机上完成电路的功能设计、逻辑设计、性能分析、时序测试直至 PCB 的自动设计。

与早期的电子CAD 软件相比, EDA 软件的自动化程度更高,功能更完善,运行速度更快,而且操作界面友好,有良好的数据开放性和互换性,即不同厂商的 EDA 软件可相互兼容。因此,EDA 技术很快在世界各大公司、企业和科研单位得到广泛应用,并已成为衡量一个国家电子技术发展水平的重要标志。

EDA 技术贯穿于产品开发过程,以及电子产品生产的全过程中期望由计算机提供的各种辅助工作。从 个角度看,EDA 技术可粗略分为系统级、电路级和物理级三个层次的辅助设计过程,从另 个角度来看,EDA 技术应包括电子线路设计的各个领域,即从低频电






图 1.2 EDA 技术的范畴和功能。

利用 EDA 工具进行电子系统设计主要有四个方面。即制电路板(PCB)设计、集成电路(IC 或 ASIC)设计、可编程逻辑器件(CPLD/FPGA)设计、混合电路设计。印制电路板设计是 EDA 技术最初的实现目标。在电子系统实现这种,印制电路板设计、装配和测试的工作量是很大的,也是一个很具有工艺性之位为特的工作。利用 EDA 工具来进行印制电路板的布局布线设计和验证分析,是实现EDA 技术成体本的应用。集成电路设计是 EDA 技术推广发展的重要源泉和动力。这个是人规模集成电路出现,传统的手工设计方法遇到的困难越来越多,为了保证设计的一种作用可靠性,必须起先进的 EDA 技术工具来进行集成电路继销设计、电路设计、版图设计。可编码逻辑器件的发展使用户可自行构造逻辑功能的集成电路、从流程进售DA 技术的推广对别人。CPLD/FPGA 的开发应用是 EDA 技术将电子系统设计为硬件实现有机融合的。个工要体现。

### 1.2.2 EDA 技术的基本特征

现代 EDA 技术的基本特征是采用高级语言即硬件描述语言描述,具有系统级仿真和综合能力。下面介绍与这些基本特征有关的几个 EDA 技术的新概念。

#### 1. 并行工程和"自顶向下"设计方法

根据美国防务分析研究所 R-338 报告中的定义,并行工程是指"一种系统化的、集成化的、并行的产品及相关过程的开发模式(相关过程主要指制造和维护过程)。这一模式使开发者从一开始就要考虑产品生有周期的诸多方面,包括质量、成本、开发时间及用户的需求等。"

"自项向下"的设计方法是从系统级设计入手,在项层进行功能框图的划分和结构设计;在框图 级进行仿真、纠错,并用硬件描述语言对高层次的系统行为进行描述;在系统 级进行功能验证,然后用逻辑综合优化工具生成具体的门级逻辑电路的网表,其对应的物理级可以是印制电路板或专用集成电路。与"自底向上"的设计方法相比较,有利于在设计初期发现结构设计中的错误,提高设计的 次成功率,因而在现代 EDA 系统中被广泛采用。



#### 2. 硬件描述语言

用硬件描述语言(HDL)进行电路与系统的设计是当前 EDA 技术的一个重要特征。与传统的原理图输入设计方法相比,硬件描述语言更适合于规模日益增大的电子系统。它还是进行逻辑综合优化的重要 I 具。硬件描述语言使得设计者在比较抽象的层次上描述设计的结构和内部特征。它的突出优点是语言的公开可利用性、设计与 I 艺的无关性、宽范围的描述能力、便于组织 大规模系统的设计及便于设计的复用和继承等。

#### 3. 逻辑综合优化

逻辑综合功能将高层次的系统行为设计自动翻译成门级逻辑的电路描述,做到了设计与工艺的独立。优化则是对于上述综合生成的电路网表,根据布尔方程功能等效的原则,用更小、更快的综合结果替代一些复杂的逻辑电路单元,根据指定的目标库映射成新的网表。

#### 4. 开放性和标准化

框架是一种软件平台结构,为 EDA 工具提供了操作环境。框架的关键在于提供与硬件平台无关的图形用户界面及工具之间的通信。这种数据和设计流程的管理等,此外还应包括各种与数据库相关的服务项目。任何,广EDA 系统只要建立了一个符合标准的开放式框架结构,就可以接纳其他一商的 EDA 工具一起进行设计工作。这样,框架作为一套使用和配置 EDA 软件包的规范,就可以被"现各种 EDA 工具间的优化组合,并集成在一个易于管理的统一的环境之下,实现资源其序。

近年来,随着硬件描述语言等设计数据格式的速步标准化,不同设计风格和应用的要求导致各具特色的 EDA 1 其被集成在同一个工作数十、从而使 EDA 框架标准化。新的 EDA 系统不仅能够实现高层次的自动逻辑综合。版图综合测试码生成,而且可以使各个仿真器对同一个设计建立协同仿真,进一案是面 EDA 系统的工作效率和设计的正确性。

#### 5. 库

在电子系统设计的每个阶段,需要各种不同层次、不同种类的元器件模型库和模块库的支持,因此 EDA 技术必须配有丰富的器件库和模块库(元器件符号库、模型库、工艺参数库、标准单元库、可复用的功能模块、知识产权模块等)才能够具有强大的设计能力和很高的设计效率。各种库的规模、功能和更新速度是衡量 EDA 技术工具优劣的一个重要标志。

#### 1.2.3 EDA 的基本工具

集成电路技术的进展对 EDA 技术不断提出新的要求,促进了 EDA 技术的发展。但是总体来说,EDA 系统的设计能力一直难以赶上集成电路技术的要求。EDA 工具的发展经历了两个大的阶段,即物理工具和逻辑工具阶段。现在 EDA 和系统设计工具止逐渐被理解成一个整体的概念——电子系统设计自动化。

物理工具用来完成设计中的实际物理问题,如芯片布局、印制电路板布线等。另外,它还能提供 些设计的电气性能分析,如设计规则检查。这些工作现在主要由集成电路厂家来完成。

逻辑工具是基于网表、布尔逻辑、传输时序等概念,首先由原理图编辑器或硬件描述

语言进行设计输入,然后利用 EDA 系统完成逻辑综合、仿真、优化等过程,最后生成物理工具可以接受的网表或 VHDL、Verilog HDL、AHDL、ABEL 的结构化描述。

现在人们已开发了大量的计算机辅助设计工具来帮助完成集成电路的设计,常见的 EDA 设计工具有编辑器、仿真器、检查/分析工具和优化/综合工具等,如图 1.3 所示。



图 1.3 EDA 设计工具分类

#### 1. 编辑器

编辑器包括文本编辑器和图形编辑器。在系统被设计中,文本编辑器用来编辑硬件系统的自然描述语言。在其他层次用来编辑电路的硬件描述语言文本。在数字系统中的门级、寄存器级及芯片级、所用的描述语言通常为 SPICE 的文本输入。

图形编辑器可用于编辑硬件 读论的各个层次的逻辑文章。在版图级、图形编辑器用来编辑表示每下艺加工过程的克内图形。在高于版图次 如的其他级、图形编辑器常用硬件系统的框图、原理图来描述。原理图输入工具至处应包括以下三个组成部分:

- (1) 基本单元省号库/主要包括基本单元的图形符号和仿真模型。硬件设计者除了采用基本单元和标准单元之外,还应该能够读出原理图编辑器建立自己专用的图形符号及相应的仿真模型、原创基本单元符号库中,供设计时使用和调用。
  - (2) 原理图编辑器的编辑功能。
  - (3) 产生网表的功能。

#### 2. 仿真器

仿真器又称模拟器, 主要用来帮助设计者验证设计的正确性, 在硬件系统设计的各个 层次都要用到仿真器。在数字系统设计时, 硬件系统由数字逻辑器件及它们之间的互联来 表示。仿真器的用途是确定系统的输入/输出关系, 所采用的方法是把每一个数字逻辑器件 映射为一个或几个进程, 把整个系统映射为由进程互联构成的进程网络, 这种由进程互联 组成的网络涂是设计的仿真模型。

#### 3. 检查/分析工具

在集成电路设计的各个层次都会用到检查/分析工具。在版图级,必须用设计规则检查/分析工具来保证版图所表示的电路可以被可靠地制造出来;在逻辑门级,检查分析工具可以用来检查是否有违反扇出规则的连接关系;时序分析器可以用来检查最坏情形时电路中的最大延时和最小延时。



#### 4. 优化/综合工具

优化/综合工具用来把一种硬件描述转换为另一种描述,这里的转换过程通常伴随着设计的某种改进。在逻辑门级,可以用逻辑最小化来对布尔表达式进行简化;在寄存器级,优化工具可以用来确定控制序列和数据路径的最优组合。各个层次的综合工具可以将硬件的商层次描述转换为低层次描述,也可以将硬件的行为描述转换为结构描述。

#### 5. 布局布线工具

目标系统在器件芯片上的布局布线,通常都由 PLD 厂商提供的专门针对器件的开发 工具(嵌入 EDA 开发软件中)完成,其目的是为了确定目标系统在指定器件芯片上能否实现 (即适配)。最后产生编程用的下载文件。

# 1.3 硬件描述语言简介

可编程逻辑器件的广泛应用,为数字系统的设计形式被大的灵活性,改变了传统的数字系统的设计方法、设计过程及设计观念,使吸失过过如同软件设计那样方便快捷。现代的EDA工具软件已突破了早期仅能进行PCB。印制被图的设计或功能模拟,配备了系统设计的全部工具,如提供了多种能兼用和混合使用的逻辑描述输入方式,即原理图输入、波形输入和硬件描述语言文本输入等方式。

便件描述语言(Hardware Description Language)是一种功形式化方法来描述数字电路和设计数字逻辑关系的语言,其中包括布方程方式、真值之前状态图描述方式。它可以使设计者利用这种语言来描述首合的逻辑设计思想。《诗画过 EDA 工具进行仿真,自动优化综合、生成自级电路、时州 ASIC 或可编程逻辑器件妄现其功能。目前在美国硅谷约有80%的 ASIC 和可编度逻辑器件是采用 HDL 方法设计的。

硬件描述阅言的发展至今已有多年的为更,并成功地应用于设计的各个阶段: 仿真、验证、综合。 第20 世纪 80 年代,已出现上百种硬件描述语言,它们一般各自而向特定的设计领域和层次,使设计者无所适从。随着系统级 FPGA 及系统芯片的出现,软硬件协调设计和系统设计变得越来越重要。传统意义上的硬件设计越来越倾向于与系统设计和软件设计结合。目前常用的硬件描述语言有 VHDL、Verilog HDL、Superlog、System Verilog、System C、Cynlib C++、C Level 等。其中 VHDL 和 Verilog HDL 在 EDA 设计中使用得最多,得到太多数 EDA 工具的支持,它们都已经成为 IEEE 标准。另外,还有一些 EDA 厂商自行开发的硬件描述语言,如 AHDL 和 ABEL。

(1) VHDL 语言: VHDL 的英文全名是 Very-High-Speed Integrated Circuit Hardware Description Language(超高速集成电路硬件描述语言)。它源于美国国防部提出的超高速集成电路计划,其目的是在各个承担国防部订货的集成电路)商之间建立。 据和文档交换格式。1987 年底,VHDL 被 IEEE(the Institute of Electrical and Electronics Engineers, 电气和电子工程师协会)采纳为硬件描述语言标准 IEEE 1076。

VHDL是一种全方位的硬件描述语言,包括从系统到电路的所有设计层次,主要用于描述数字系统的结构、行为、功能和接口。VHDL的语言形式和描述风格十分类似于一般的计算机高级语言。其特点如下:

- ① VHDL 具有很强的行为(功能)描述能力,从而使它成为系统设计领域最佳的硬件描述语言。强大的行为描述能力是避开具体的器件结构,从逻辑功能上描述和设计大规模系统的重要保证。
- ② 具有层次结构性。VHDL 的程序结构特点是将 ·项 [程设计或称设计实体( 个元件、电路模块或 · 个系统)分成外部(即端口)和内部,外部描述系统输入/输出接口和有关参数; 内部描述系统内部的结构和行为状态,并且可形成功能模块,以备其他设计调用。这种分开描述有助于层次化的设计。
- ③ VHDL 语言是一种并行语言,其编程思想与传统顺序执行的计算机语言(如 C、Pascal)有很大的区别。
- ④ VHDL 对设计的描述具有相对独立性,设计者可以不懂硬件的结构,也不必考虑最终设计实现的目标器件是什么,而进行独立的设计。
- ③ 由于 VHDL 具有类属描述语句和 子程序调用等功能,战划于已完成的设计,在不改变源程序的条件下,只需改变类属参量或函数,就能轻易恢变设计的规模和结构。
- (2) Verilog HDL语言: Verilog HDL是在1983年由 CDA (Gate Way Design Automation) 公司的 Phil Moorby 首创的。1986年,Moorby 提出了用文地自线仿真的 Verilog XL 算法,促使 Verilog HDL语言得到迅速发展。1989年(Cadence 公司收购了 GDA 公司,Verilog HDL成为 Cadence 公司的私有财产。1990年)(Cadence 公司公开 Verilog HDL 语言。基于Verilog HDL 的优越性,IEEE于 1995年(Werlog HDL的 IEEE 标准,即 Verilog HDL 1364-1995。

(3) ABED TO 和 AHDL 语言:这两种硬件描述语言是由相应的 EDA 开发软件所限定使用的语言之法没有成为 IEEE 标准:它们适合于寄存器传输级(RTL)和门电路级的描述,它们的特点和受支持的程度远远不如 VHDL 和 Verilog HDL 语言。Verilog HDL 是从集成也路设计中发展而来的,语言较为成熟。而 ABEL 和 AHDL 语言是从可编程逻辑器件的设计中发展而来的,具有使用灵活、格式简洁、编译要求意松等特定。

ABEL 语言是由 Data I/O 公司开发的, 虽然有不少 EDA 软件(如 ispEXPERT、Synario、Foundation)支持, 但提供 ABEL-HDL 综合器的 EDA 公司仅 Data I/O 一家。AHDL 语言完全集成于 Altera 公司的 Quartus II 的软件开发系统,它只能在该开发软件中进行编译和调试。

### 1.4 可编程 ASIC 及发展趋势

可编程 ASIC,特别是现代可编程 ASIC(CPLD、FPGA)的出现,使得电子设计者或科研人员有条件在实验室内快速、为便地开发专用集成电路,这些专用集成电路往往就是一个复杂的数字系统。因此,可以说可编程 ASIC 给现代电子系统的设计带来了极大的变革。我们将在后面的章节中对其进行详细介绍。



#### 1.4.1 专用集成电路 ASIC 简介

ASIC 是专用集成电路(Application Specific Integrated Circuits) 的简称,它是而向专门用途的电路,以此区别于标准逻辑(Standard Logic)、通用存储器、通用微处理器等电路。它是专门为一个用户设计和制造的。换言之,它是根据某一用户的特定要求,能以低研制成本、短交货周期供货的全定制、半定制集成电路。ASIC 的概念早在 20 世纪 60 年代就有人提出,但由于当时设计自动化程度低,加上工艺技术、市场和应用条件均不具备,因而没有得到适时发展。进入 20 世纪 80 年代后,随着半导体集成电路的工艺技术、制造技术、设计技术、测试评价技术的发展,集成度不断提高,为开发周期短、成本低、功能强、可靠性高及专利性与保密性好的专用集成电路创造了必要而充分的发展条件,并很快形成了用 ASIC 取代中小规模集成电路来设计电子系统或整机的技术热潮。

目前 ASIC 在 IC 市场中的占有率已近 1/3,在整个逻辑电路 电场中的占有率已超过 半。与通用集成电路相比, ASIC 在构成电子系统时具有以 F.L. 大方面的优点。

- ① 体积缩小、质量减轻、功耗降低。
- ② 提高可靠性。用 ASIC 芯片进行系统集成后, 外都还线减少, 可靠性明显提高。
- ③ 易于获得高性能。ASIC 针对专门的用途间特 所设计,它是系统设计、电路设计和 I 之设计的紧密结合,这种一体化的设计行列 I 发行而所未行的高性能系统。
  - ④ 可增强保密性。电子产品中的 ASIC 上沙对于用户来说相当于一个"黑盒子"。
  - ⑤ 在大批量应用时,可显著降低系统成本。

ASIC 接功能的不同可分为数字 ASIC。機拟 ASIC 和鐵波 ASIC;按使用材料的不同可分为硅 ASIC 和砷化镓 ASIC。1、超来说,数字、機拟 ASIC 主要采用硅材料。微波 ASIC 主要采用硅化镓材料。砷化镓具有高速、抗辐射低力量。 等生电容小和工作温度范围宽等优点,目前已在移动通路。卫星通信等方面得到广次项目。

按照设计方法的公司。ASIC 可分为全定制和平定制两类。全定制法是一种基于晶体 管级的设计方法。对于某些性能要求很深,根质较大的芯片。 般采用全定制法设计。半 定制法是一种实业性设计方法,约束的主要目的是简化设计,缩起设计周期,提高芯片的 成品率。先以最短的时间设计出芯片,在占领市场的过程中再予以改进,进行二次开发。 目前广泛采用的半定制设计方式有门阵列法、标准单元法及可编程逻辑器件法。

#### 1. 全定制法

全定制法是一种基于晶体管级的设计方法,设计者必须使用版图编辑工具从晶体管的版图尺寸、位置及互连线开始亲自设计,以期得到 ASIC 芯片的最优性能。

运用全定制法设计芯片,确定了芯片的功能、性能、面积和成本后,设计人员要对芯片结构、逻辑、电路等进行精心的设计,对不同的方案进行反复比较,对单元电路的结构、晶体管的参数要反复地模拟优化。在版图设计时,设计人员要手工设计版图序精心地布局布线,以获得最付的性能和最小的面积。版图设计完成后,要进行完整的检查、验证,包括设计规则检查、电学规则检查、连接性检查、版图参数提取、电路图提取、版图与电路图 致性检查等。最后,通过模拟,才能将版图转换成标准格式的版图文件交与厂家制造芯片。例如,半导体厂家推出的新的微处理器芯片,为了提高芯片的速度,设计时需采用较佳的随机逻辑网络,且每个单元都必须精心设计,另外还要精心地布局布线,将芯片设计得紧凑,以节省芯片中每一小块面积,降低成本。



由此可见,采用全定制法可以设计出最高速度、最低功耗和最省面积的芯片,但设计的周期很长(一般为 1 年),设计成本较高,只适用于对性能要求很高(如高速芯片)或批量很大的芯片(如存储器、通用芯片),由 IC 厂家一次性制造出来。

#### 2. 门阵列法

门阵列设计法义称"母片"法,是最早开发并得到广泛应用的 ASIC 设计技术。母片是 IC IT 按照 "定规格事先生产的半成品芯片。在这个芯片上制作了大量按 '定规则排列的门单元,并排列成阵列形式。这些单元依照要求相互连接在'起即可实现不同的电路要求。母片完成了绝大部分芯片 I 艺,只留下一层或两层金属铝连线的掩膜需要根据用户的电路而定制。

门阵列设计方法涉及的工艺少,设计软件 般都具有较高的自动化水平,设计制造周期短,设计成本低。但门的利用率不高,芯片面积较大,母片上制造好的晶体管都是固定尺寸的,不利于设计高性能的芯片。

#### 3. 标准单元法

标准单元设计法又称库单元法,它是由 IC 1 (本) 产货限图 级预先设计好 批具有 定逻辑功能的单元,这些单元在功能上覆盖 (本) 规模标准 IC 的功能,并以库的形式存放在 EDA 工具中。设计时可根据需要逐步。中的标准单元构成电路,然后调用这些标准单元的版图,并利用自动布局布线数器定成电路到版图 一对应的最终设计。

相比于全定制设计法,标准单元法设计的难度和设计周期都小得多,而且也能设计出性能较高、而积较小的芯片。它、这种法相比,标准单元设计的电路性能、芯片利用率及设计的灵活性均比门阵列好,似可用于设计数字。这位、又可用于设计模拟 ASIC。但标准单元库的投资较大,而且适片的制作需要全套的微聚版和全部工艺过程,因此生产周期及成本均比门阵列资。它适用于性能指标较高微少产批量又较大的芯片设计。

## 4. 可编程逻辑器件法

可编程逻辑器件是 ASIC 的一个重要分支,与前面介绍的儿类 ASIC 不同,它是一种已完成了全部工艺制造、可直接从市场上购买的产品。用户只要购买通用的可编程器件,通过 EDA 工具软件对器件进行功能配置,即可实现专用要求。为了与由 IC 工厂专门掩膜制造的 ASIC 相区别,又称它为可编程 ASIC。前面三种方法设计的 ASIC 芯片都必须到 IC 了家去加工制造才能完成,设计制造周期长,而且一旦有了错误,需重新修改设计和制造,成本和时间要大大增加。而采用可编程逻辑器件,设计者在实验室即可设计和制造出芯片,而且可反复编程。修改错误,这样方便了设计者。

可编程逻辑器件发展到现在,规模越来越大,功能越来越强,价格越来越便宜,相配套的 EDA 软件越来越完善,因而深受设计者的喜爱。

#### 1.4.2 集成电路的设计流程

在集成电路(IC)设计领域,IC 设计流程是针对某一特定电路门类所建立的一套设计环境,其中包括设计所使用的 EDA [具、与工艺相关的设计数据库及版图设计和验证所必须遵循的规则。不同的电路类型有着完全不同的设计流程。

数字集成电路的设计基于电路的语言描述(如 VHDL、Verilog 等) 来进行电路的功能和时序仿真,采用自动综合和自动布局。布线的方式来实现电路的逻辑和版图,其仿真主要针对电路的时序来进行。模拟集成电路则基于器件级的仿真来进行电路的助能和性能设计,并采用人工或网表驱动的布局/布线方式来完成电路的版图设计,其仿真重点要解决的问题是寄生效应对电路性能指标的影响。数/模混合电路的仿真则是两者的综合考虑,但其价在必须借助于专门的数/模混合电路模拟工具和模拟环境,以据高价直的效率。

模拟 IC 所处理信号的多变性、功能的复杂性及性能指标的精确性,使其设计和工艺的难度都高于数字 IC 的设计和工艺难度,并且两者所采用的设计工具和设计对工艺加工平台的要求也是完全不同的。

#### 1. 数字集成电路的设计流程

数字集成电路的设计流程如图 1.4 所示。系统描述是用工程化离言将待设计 IC 的技术指标、功能、形状尺寸、芯片面积、工作速度与功耗等的损失。减成一系列设计文档,其中也包括对用户的需求、产品市场前景进行的分析调研。以及对设计模式和制造工艺选择的认证。功能设计是根据用户提出的系统要求,将系统认分为若十个子系统或功能模块,在行为级上将 IC 的功能及其子系统或模块的功能、系心输而完整地描述出来常用框图表示)。然后进行逻辑设计,完成系统逻辑结构的效规常用原理图、硬件描述语言或逻辑表示)。然后进行逻辑设计,完成系统逻辑结构的效规常用原理图、硬件描述语言或逻辑表



图 1.4 数字集成电路的设计流程

流水来表示),并进行逻辑功能仿真,验证其系统的正确性。电路设计是将逻辑结构图中的各个逻辑部件即也到由一些基本门电路互连的结构,最后转换设计晶体管互连结构的电子电路。 由于电影。

如果在制造掩膜版和芯片后,发现错误, 就必须返回到修改设计,这样会造成材料的浪 费和设计时间的延长。因此在制造掩膜板前, 可以通过可编程逻辑器件进行设计验证,将设 计的系统编程下载到一片可编程逻辑器件中 后,进行相应的输入操作,然后检查输出结果、 验证和测试系统设计的功能和时序。这对系统 的模块进行时序仿真,分析其时序关系,估计 被执助性能及检查和消除竞争冒险等是非常有 用的。 数字集成电路设计的全过程需要对每个设计阶段进行模拟、验证和测试,以确保设计的集成电路满足性能要求。而以上每 步骤的设计和验证均需要相应 EDA 工具的支持。 将 EDA 工具应用于设计可提高设计的正确性、可靠性及缩短 IC 的研制时间。

#### 2. 模拟集成电路的设计流程

模拟集成电路按芯片结构可分为混合集成型和单片集成型,按电路的应用范围可分为线性 IC、混合信号 IC 和射频(RF) IC, 其设计流程如图 1.5 所示,分为结构级设计、单元级设计和物理版图级设计。个阶段。结构级设计是以电路的参数持标为出发点,进行功能块的设计和划分,并将电路性能的抽象描述转化为各种功能单元所构成的电路;单元级设计包括折扑选择和尺寸优化,根据功能单元的性能要求和设计条件,选择具体的电路结构,以及确定每个器件的"最佳"几何尺寸;物理版图级设计是将具有器件几何尺寸和满足。定约束条件的电路原理图映射成集成电路版图,最后形成加厂原案的版图数据。由于 IC 设计过程实际上是一个不断迭代和优化的过程。因此,设计过程的对一步在不能达到所要求的设计目的时,都会返回到前一步或前若干步,重新进行地路的设计。




图 1.5 模拟生成电路的设计流程

模拟 IC 本身包括了许多无法用表达式有效描述的参数指标,如增益、噪声、线性度、动态范围和温度漂移等,因此,它没有一个独立于电路本身的设计步骤。许多模拟 IC 要在电路结构确定后,通过修改元件的面积、宽/长比等几何尺寸,使电路达到所要求的性能标。因此,模拟 IC 设计是 一个知识密集、多阶段和反复迭代加以完善的过程。就设计自动化水平而言,模拟 IC 远远落后于数字 IC。多数模拟 IC 只能由绘验丰富的专业设计者

借助一定的 CAD 工具来完成设计。

在模拟 IC 设计平台中,所采用的 EDA 工具通常都由专业的 EDA 软件开发商提供。 其中,最著名的公司有美国的 Cadence Design Systems、Mentor Graphics、IHP 和 Synopsys 等公司。也有 一块大的半导体制造公司开发了一些专用 EDA 工具,如美国的 IBM 和荷兰 的 长利浦等公司。在通用模拟集成电路 EDA 工具中,主要包括电路图录入工具、电路仿 身及波形显示工具、版图设计工具、版图验证工具及这些 EDA 工具的集成框架和必要的 输入/输出工具。

目前,EDA 「具主要集中在数字电路的设计方面,它们远比模拟电路的 EDA 「具多,但是高性能的复杂电子系统的集成离不开模拟集成电路,因为物理量本身是以模拟形式存在的。由于模拟集成电路 EDA 「具开发的难度大,而市场的需求不断增长,所以20世纪90 年代以来,EDA 「具」商都比较重视混合数模信号和混合层次的设计「具开发。混合信号、混合层次的 EDA 「具开发的关键有两个;一个是混合信号和混合层次的管理调度方法,另一个是混合信号和混合级别的仿真技术,其前提大这项个混合信号的设计描述。对数字信号的语言描述已规定了 VHDL 和 Verilog HDL 的标准,对模拟信号的语言描述正在制定模拟硬件描述语言的标准。

#### 1.4.3 可编程 ASIC 的特点

可编程 ASIC 是指由用户编程来实现所需功能的专用集成电路,按照结构的复杂程度 不同大致可分为以下几类。

- (1) 简单可编程 ASIC, 如 PAL A CAL.
- (2) 复杂可编程 ASIC, 如 CPAD。
- (3) 现场可编程 ASIC, 如 EPGA。

尽管这三种可编程器中的结构和性能不尽利何,但有一个共同点就是都由用户通过编程来决定芯片的最终如此,因此被统称为环境和ASIC。可编程ASIC 与掩膜ASIC 相比具有以下特点。

#### 1. 缩短研制周期

可编程 ASIC 对于用户而言,可以按一定的规格型号像通用器件一样在市场上买到, 其 ASIC 功能的实现是完全独立于IC EJ 的,由用户在实验室或办公室就可完成,因此不 必像機膜 ASIC 那样花费样片制作等待时间。由于采用先进的 EDA E具,可编程 ASIC 的 设计与编程均十分方便和有效,整个设计通常只需几天便完成,缩短了产品研发周期,有 利于产品的快速上市。

#### 2. 降低设计成本

制作掩膜 ASIC 的前期投资费用较高,动辄数万元,只有生产批量很大的情况下才有价值。这种设计方法还需承担很大的风险, 若不能一次成功, 需要修改,则全套掩膜便不能再用,巨额的设计费用将付之东流。采用可编程 ASIC 为降低投资风险提供了合理的选择途径,它不需掩膜制作费用,在设计的初期或在小批量的试制阶段,其平均单片成本远低于门阵列。如果要转入大批量生产,由于已用可编程 ASIC 进行了原型验证,也比直接设计掩膜 ASIC 的费用小、成功率高。

#### 3. 提高设计灵活性

可编程 ASIC 是一种由用户编程实现芯片功能的器件,与由 I厂编程的掩膜 ASIC 相 比,具有更好的设计灵活性。首先,可编程 ASIC 在设计完成后可立即编程进行验证,有 利于及早发现设计中的问题,完善设计;第 ,可编程 ASIC 中大多数器件均可反复多次编程,为设计修改和产品升级带来了方便;第 ; 基于 SRAM 开关的现场可编程门阵列 FPGA 和基于 E<sup>2</sup>CMOS I 艺的在系统可编程逻辑器件 isPLD 具有动态重构特性,在系统设计中引入了"软硬件"的全新概念,使得电子系统具有更好的灵活性和自适应性。

#### 1.4.4 可编程 ASIC 发展趋势

历史上,以可编程逻辑器件为代表的可编程 ASIC 经历了从简单到复杂,从小规模到 大规模,从低速到高速器件的发展演变过程。

- (1) 20 世纪 70 年代初,熔丝编程的 PROM 和 PLA 器件是载息的可编程逻辑器件。
- (2) 20 世纪 70 年代末, AMD 公司开始推出 PAL 器件。
- (3) 20 世纪 80 年代初, Lattice 公司发明了电可擦写的, 这 PAL 器件使用更灵活的 GAL 器件。
- (4) 20 世纪 80 年代中期,Xilinx 公司提出现金广编程的概念,同时生产了世界上第一片 FPGA 器件。同一时期,Altera 公司推出,EPDD 器件,较 GAL 器件有更高的集成度,可以用紫外线或电擦除。
- (5) 20 世紀 80 年代末, Lattice 公文提出了在系统可编程的概念, 并且推出了一系列具备在系统可编程能力的 CPLD 深体。

到了20世纪90年代,可编程ASIC技术进入《处建发展的时期,现代电子系统的设计为可编程ASIC 器件提供了一个广阔的应用领域》如编程ASIC 市场的增长主要来自大容量的可编程逻辑器件CPLD和FPGA,基本来的发展呈现出以下几个方面的趋势。

### 1. 向高温度、大规模的方向发展

电子系统的发展必须以电子器件为基础。随着集成电路制造技术的发展,可编程ASIC 器件的规模不断地扩大,从最初的几百门到现在的上百万门。目前,高密度的可编程ASIC产品已经成为主流器件,可编程ASIC已具备了片上系统(SOC)集成的能力,产生了巨大的长跃,这也促使工艺不断进步,而每次工艺的改进,都使可编程ASIC器件的规模有很大的扩展。高密度、大容量的可编程ASIC的出现,给现代电子系统(复杂系统)的设计与实现带来了巨大的帮助。

#### 2. 向系统内可重构的方向发展

系统内可重构是指可编程 ASIC 在置入用户系统后仍可改变其内部的功能。采用系统 内可重构技术,使得系统内硬件的功能可以像软件那样通过编程来配置。从而在电子系统 中引入"软"硬件的全新概念。它不仅使电子系统的设计和产品性能的改进和扩充变得十 分简便,还使新一代电子系统具有极强的灵活性和适应性,为许多复杂信号的处理和信息 加工的实现提供了新的思路和方法。

按照实现的途径不同,系统内重构可分为静态重构和动态重构两类。对基于  $E^2ROM$  或快速擦写技术的可编程器件,系统内重构是通过在系统编程  $ISP(In\ System\ Programmability)$ 

技术实现的,即静态逻辑重构。另一类系统重构即动态重构,是指在系统运行期间,根据需要适时地对芯片重新配置以改变系统的功能,可由基于 SRAM 技术的 FPGA 实现。可编程 ASIC 的系统内可重构特性有着极其广泛的应用前景,近年来在通信、航天、计算机硬件系统、程序控制、数字系统的测试诊断等多方面获得了较好的应用。

#### 3. 向低电压、低功耗的方向发展

集成技术的长速发展、工艺水平的不断提高及节能潮流在全世界的兴起,为半导体工业提出了降低工作电压的发展方向。可编程 ASIC 产品作为电子系统的重要组成部分,也不可避免地向 3.3V—2.5V—1.8V 的标准靠拢,以便适应其他数字器件的应用范围,满足节能的要求。

#### 4. 向高速可预测延时器件的方向发展

可编程 ASIC 产品能得到广泛的应用,与之灵活的可编程性分不开,另一方面时间特性也是一个重要的原因。作为延时可预测的器件,可编程《ASIC 的速度在系统中的作用很关键。在当前的系统中,由于数据处理量的激增,要求数一系统行大的数据存吐量。加之多媒体技术的迅速发展,更多的是图像的处理,相应恢复有高速的硬件系统,故高速的系统时种是必不可少的条件。可编程 ASIC 产品也必种高速发展。另外,为了保证高速系统的稳定性,可编程 ASIC 器件的延时可换的。也是十分重要的。用户在进行系统重构的同时,担心延时特性会不会因重新布线加改变。从而导致系统重构的不稳定性,这对庞大而高速的系统而言格是不可想象的,从就来的损失格是巨大的。因此,为了适应未来高速电子系统的要求,可编程 ASIC 的点速可预测延时也是、个发展趋势。

### 5. 向混合可编程技术方向发展

国外已有办家公司开展了这方面的研究,并且推出了各自的模拟与数模混合型的可编程器件。例如,Lattice 公司开发的 EPAC(可编程模拟电路)和 International Microelectronic Products 公司开发的 EPAC。这种芯片上的各种模拟电路的功能也是由用户编程来决定的,如可编程增益放大器、可编程比较器、可编程多路复用器、可编程数模转换器、可编程滤波器和跟踪保持放大器等。用户可利用公司专门提供的开发工具来完成原型设计,确定器件配置,再把设计好的配置数据下载到芯片上,然后通过它们去控制优化的模拟开关,进而把芯片上的各种模拟电路互连起来。此外,美国 Motorola 公司也于近期推出了一种基于开关电容技术的现场可编程模拟阵列 MPAAO20 及相应的开发软件 EasyAnalog。这种器件也和 EPAC一样,能够通过编程来实现一些常用的模拟电路的功能。

可编程模拟 ASIC 是今后模拟电子线路设计的 · 个发展方向。它们的出现使得模拟电子系统的设计和数字系统设计 样变得简单易行,为模拟电路的设计提供了 · 个崭新的途径。

可编程 ASIC 是一门正在发展的技术,随着 L 艺和结构的改进,可编程 ASIC 的集成 度将进 步提高,性能将进 步完善,成本将逐渐下降,在现代电子系统设计中将起到越来越大的作用,并将得到更加广泛的应用。

## 1.5 IP 核与 SOC 设计

21世纪电子信息技术获得了《速的发展,电子产品的更新换代进一步加快,现代电子设计技术已进入一个全新的阶段。系统设计方法发生了根本性变化。超深亚微米(Very Deep Sub-Micron, VDSM)的半导体技术可以将一个电子系统或了系统完全集成在一个芯片之上,集成电路的设计已经进入片上系统(SOC)时代。我国已将 SOC 作为微电子重大专项列入国家高技术发展计划之中。要快速发展 SOC,则建立和发展 IP 核(IP Core)的集成电路技术及相关技术的研究是十分重要的。

#### 1.5.1 IP核

IP 核(Intellectual Property Core, IP Core)是指。些数字系统计等用而比较复杂的功能块。从集成规模上看,今天的 IP 核已经包含诸如 8051、ALVI-7 等微处理器,320C30 等数字信号处理器,MPEG II 等数字信息压缩解压器及山顶。文字的逻辑(UDL)在内的 IC 模块,这些模块都曾是具有完整功能的 IC 产品,用来、过地功能块。起构成片上系统。今微电子技术已经具有实现系统集成的功能。因此一些 IC 使以模块 "核"(Core)的形式 版入 ASIC 和 SOC 之中,它们就是今天意义与决的 IP 模块或称为"芯核"。目前,FPGA(现场可编程逻辑门阵列)芯片密度已达到(人) 一般,在一片 FPGA 芯片上可以实现如 DSP、MCU、PCI 总线控制和各种控制等法、分录的功能。由于 FPGA 芯片上可以实现如 DSP、MCU、PCI 总线控制和各种控制等法、分录的功能。由于 FPGA 芯片密度的不断提高和新的 EDA 开发工具的使用,利用 FPGA 器件实现 SOC 区域为可能,这项技术称为嵌入式SOPC(可编程单芯片系统。其有可重构性、高效自实化的设计方法。国际上著名的现场可编程逻辑器件上 商城(Altera、Xilinx 等都在为此类为,正在开发近于系统集成的新器件和EDA 开发工具,泛近等处理,SOPC 的条能

按照 ASIC 计方法学的要求,在行为、结构和物理三个层次上将 IP 核分为软 IP(Soft IP), 関 IP(Firm IP)和硬 IP(Hard IP)。 软 IP 只完成 RTL 级的行为设计,以 HDL (Hardware Description Language)描述文本的形式提交使用,这个 HDL 描述 定经过仿真验证,使用 各可以用它综合出正确门级网表。由于与具体的实现工艺无关,不受实现条件的限制,为 后续设计留存很大的发挥空间,增大了 IP 核的灵活性和适应性。软 IP 的主要缺点是缺乏对时序,面积和功耗的预见性。 関 IP 介于软核和硬核 "者之间,比软 IP 有更大的设计深度,已完成了门级综合、时序仿真等设计阶段,以门级网表的形式提交使用。只要用户单元库的时序参数与固 IP 相同,就具有正确完成物理设计的可能性。硬 IP 提供设计的最终阶段产品(废图级)——推膜。生产验证过,难修改,灵活性也小。根据 IP 核的特点,有时也将固 IP 和硬 IP 称为 IP 硬核、软 IP 称为 IP 软核。硬核在 FPGA 中是已经用硬件实现并可以直接应用的功能模块(如锁相环 PLL、存储器)。不同的客户可以根据自己的需要选择不同的 IP 产品。

实际上IP 核的概念早已在集成电路设计中使用,应该说标准单元库中功能单元(模块)就是IP 的 种形式。从电路设计角度来看,IP 核与单位内部自行建立的可重复使用的模块相似,同样要求IP 核有完整的功能说明文档、测试文档及接口文档。在 SOC 芯片的设

计中,由客户按自己的需要选择软 IP 核还是硬 IP 核。通常微处理器与存储器会使用硬 IP 核,由于它们对时序的要求比较严格,其他的模块可以用软 IP 核。随着芯片设计完成,经过功能验证、时序验证与投片测试后,可能部分 IP 核被固化为硬核并加入 IP 库中。随着芯片设计不断改进,被固化的 IP 硬核越来越多,到芯片大规模生产时,可能 80%的芯片面积都由 IP 硬核点据。

半导体制造技术的两大发展趋势是深亚微米制造技术和 IP 核的设计。深亚微米制造技术需要巨额的资金投入和较长的生产周期。相比之下,开发具有自上知识产权的 IP 核便是一条捷径,充分利用已有的高密度 FPGA 器件和 EDA 工具,在较短时间内开发出高质量的 IP 核和高性能的专用芯片,既符合我国国情,又具有重要意义。我国在 IP 核设计方面尚处于起步阶段,因此以 IP 核设计为目标,在较高起点上进行嵌入式 SOC 的研究对紧跟世界技术的发展,缩短差距具有重要意义,其应用前景非常广阔。

目前电子产品所面临的新产品上市时间的压力越来越大,此了产品的开发周期过长就会有失去市场的危险,因此上市时间的要求使得片上系统的设计。对不采用和重复使用 IP 核。IP 核的开发设计不再局限在单一设计部门,不再局限了一个公司内部,而是由相应模块的第三方专家开发完成,通过技术转移、转让、交换。可常购买来获得相应 IP 核的使用。

#### 1.5.2 IP 核的复用技术

IP 核复用在集成电路设计过程中是一个1 常重要的概念。"复用"(Reuse)指的是在设计新系统中采用已有的各种功能模块(North)。在单个芯片内可能集成通用处理器核(MCU Core)、专用数字信号处理器核(DSP Core)、嵌入式软件/炉件、数字/模拟混合器件、射频器(RF)等,这些模块可能是读记者自行开发的,也可能透测方的第三方拥有知识产权的 IP 核。IP 资源的复用通过继承、基享或购买所需的 IR 发。M后再利用 EDA 工具进行设计、综合和验证,从而加速流行过程,降低开发风险、IP 发足 IP 复用的载体和核心内容。IP 复用途渐成为现代发 放电路设计的重要丢耗。从引新月异的各种应用需求下,超大规模集成电路设计水发入,IP 整合的时代。

设计片上**系**统过程中需要考虑如何重复使用过去的设计模块,如何使新的设计能够具有可重复使用性、可重复综合性、可重复集成性及如何能够进行系统级验证。

IP 复用不仅仅应用于专用集成电路设计,在基于 FPGA 的嵌入式系统设计领域,更是具有举足轻重的地位。FPGA 在采用 IP 核方面走在了市场的前面,FPGA 具有极高的灵活性和面市时间短的特点,使得设计可以在数小时而不是数周内完成。现在流行的 IP 核多是以软核、半软核、硬核形式存在,这:种核各有优势、缺点。目前,利用硬件描述语言设计可复用模块,再经过充分测试验证,最后在 FPGA 验证平台上测试通过,从而形成可复用的 IP 软核,这种设计模式得到了普遍认可和广泛应用。

可综合的寄存器传输级(RTL)模型是 IP 核的一种重要表述形式,这些模型可以方便地从一种工艺技术转换到另一种立艺技术、也很容易从一种应用转换到另一种应用。对于存储器、锁相环(PLL)、DSP、MCU 等模块,以及模拟 IP 核(如 RF 模块),通常是以版图形式表述,即硬 IP 核,这些模块是与芯片工艺条件密切相关的,因而可以在芯片面积、速度和功耗方面达到优化。从完成 IP 核设计所花费的代价来看,硬 IP 核代价最高,从 IP 核的使用灵活性方面看,软 IP 核可重复使用性是最高的。一个 IP 核的价值不仅与模块本身的用途和设计复杂性有关,而且还与它的可重复使用程度,以及设计完成的程度有关。由

硬件描述语言(HDL)设计的寄存器传输级模型(即 IP 软核)其可复用性和价值都较为适中, 是 SOC 设计常用的基本宏单元。

软核上要基于电路模块功能的描述,它由硬件描述语言在较高抽象层次上对电路模块的功能进行描述,并且经过行为级设计优化和功能验证形成而向某种可编程逻辑器件可以综合的 RTL 级代码或网表形式。软核通常以规范化的硬件描述语言文档形式提交给用户,文档中一般包括逻辑描述、网表、测试验证硬件平台信息及 些可以用于测试,但不能物理实现的测试平台文件。 复用 IP 软核时,用户可以在 定的可编程逻辑器件硬件平台下综合出逻辑功能正确的 RTL 级网表,并借助 EDA 综合工具与其他外部逻辑电路结合成体,设计出需要的电路并集成在可编程逻辑器件中。IP 软核虽然灵活性大,但 IP 软核的复用性是相对的。因为它不含有任何具体与「艺相关的物理信息,又由于PPGA 「艺和结构的不同,在不同)家的 FPGA 平台下使用 IP 软核时还需重新对代码进行综合,甚至根据器件相应的编码风格要求进行相应的修改。否则在其他可编程

对于可复用 IP 软核设计,在设计之初就应考虑电路 淡 方法的诸多问题及对设计的 整体考虑,如逻辑电路可靠性设计、同步设计、可是 对一参数、标准总线和接口、低功 耗设计等问题,应遵循 完的而向复用的设计分类则和面向测试的设计方法原则,使用 硬件描述语言时,应遵循某种 FPGA 使件 字 6 HDL 编码风格,在设计测试仿真阶段时,利用 HDL 编写测试 " 合 (Testbench),以 E D A ) 其完成功能验证和时序验证,给过 ED A 「具充分仿真测试的电路模块还需要在 FCA 硬件电路中加以上电验证。最后在作为 " 个可复用的 IP 软核交付时,除了规范的 一切综合的 RTL 级编设外,还需将相关的测试平台和详细的设计文档 一并打包封接,作为 一个完整的可复用 的教核交付给用户。IP 软核设计采用 [ 可向 F的设计规程,并设计流程开始于规范制定、功能划分,结束于 IP 软核的验证和对数交付。无论何种,其设计流程开始于规范制度,由 使的都是在设计之前对 IP 软核制定全面的设计规范。因此如 TP 软核设计,成重要的都是在设计之前对 IP 软核制定全面的设计规范。因数 (TP Y 核核设计中 成整面以 \* : 点。

- (1) IP 软液要或为可复用模块,必须是利用的功能模块。数字 IP 软核的电路设计归根 结底是数字电路设计问题,而由于数字电路本身存在竞争、冒险、亚稳态等多方而影响电 路速度和稳定性的因素,因此在对 IP 软核设计时应在电路设计上充分考虑,使其具备电 路的健壮性。
- (2) 作为 一个可复用模块,为了提供给用户使用、需确定设计中的规范,提供较为详细的设计文档。这样才能被用户识别和使用。因此设计可复用 IP 软核时应对设计的规范化进行着重思考,规范设计的每一个环节。最后 IP 软核交付时更要注意规范化交付文件,使用户根据此文档可对 IP 核的功能和使用方法一目了然,如同使用芯片一样方便地复用 IP 软核,这样 IP 软核设计的目的才能达到。设计的规范化已成为可复用设计的最重要原则。
- (3) 大规模 IP 软核在设计过程中应该采用模块化设计方法,对电路进行合理分割,形成各个子模块。这样做不但使得设计可并行操作,而且极大方便了对整个 IP 软核的测试验证,容易发现和解决问题。严格遵循自底向上的验证策略,保证每个功能模块在被集成到更高层次之前得到充分的验证。认真进行模块和接口的设计对于问题的局部化是非常关键的。

需要强调的是,在 IP 软核的总体设计中眷重考虑 IP 软核的规范性。为了具有可复用性,在交付 IP 软核时不仅要交付设计代码,还要严格遵守 系列的交付原则。交付文件包括完整的设计文档、规范的 RTL 编码、详细的注释及完备的验证环境和方法。

#### 1.5.3 SOC 设计技术

SOC(System on Chip, 片上系统)也称为系统级芯片, 是指将一个完整的系统集成在一个芯片上,或者说就是用一个芯片实现一个功能完整的系统。SOC 也译为"系统芯片集成",即一种技术,用以实现从确定系统功能开始,到软硬件划分,并完成设计的整个过程。SOC 正是在集成电路(IC)向集成系统(IS)转变的大方向下产生的。SOC 的出现使集成电路发展成为集成系统,整个电子整机的功能将可以集成在一块芯片中。

SOC 一般采用从系统行为级开始的自顶向下设计方法,把处理机制、模型算法、软件、芯片结构、电路直至器件的设计紧密结合起来。在单个芯片上完成整个系统的功能。同 IC 组成的系统相比,由于采用了软硬件协同设计的方法,能够复合来全面考虑整个系统的各种情况,可以在同样的工艺技术条件下实现更高性能的系统,既缩短开发周期,又有更好的设计效果。

SOC 设计技术始于 20 世纪 90 年代中期,它及上种系统级的设计技术。如今,电子系统的设计已不再是利用各种通用集成电路 IC进行中间电路板(PCB 板级)的设计和调试,而是转向以大规模规场可编程逻辑阵列,FPGA 20 专用集成电路 ASIC 为物理裁体的系统级的芯片设计。使用 ASIC 为物理裁体进行,设计的技术称为 SOC 技术;使用 FPGA 作为物理裁体进行。计算从上系统技术(Setem on Programmable Chip, SOPC)。SOC 技术和 SOPC 技术都经系统统的芯片设计技术。义 SOC)。

SOC 作为系统级集成电路、能在单一硅芯片上较强强。与采集、转换、存储、处理和 I/O 等功能,将数字电路、模拟电路、信号采集和铁换电路、存储器、MPU、MCU、DSP 等集成在一块芯片上达规。个系统功能。这是一个准常复杂的技术,SOC 设计内容主要涉及以下几个方面。

- (1) 深乎微軟技术。随着集成电路工艺技术的发展,器件特征尺寸从亚微来的 0.5μm、深平微来(DSM)的 0.35μm 一直下降到 0.13μm,其全超深平微来(VDSM)的 0.1μm 及以下, 工艺加工线宽不断减少,给电路的设计仿真带来了新的挑战。原可忽略的器件模型的 :级、:级也必须加以考虑。线与线、器件与器件间的相互影响将变得不可忽略。此时就应该从面向逻辑的设计方法转向面向器径的设计方法。
- (2) 系统级的设计方法。SOC 的出现对设计方法提出了更高要求。这主要包括设计软件和设计方法的研究和提高。IC 产业技术发展经历了电路集成、功能集成、技术集成、自到今天基于计算机软硬件的知识集成。在进行 SOC 系统级设计时,设计名而临的一个新挑战是,不仅要考虑复杂的硬件逻辑设计,还要考虑系统的软件设计问题,这就是软/硬件协同设计(Softwarc/Hardware Co-Design)技术。软/硬件协同设计要求硬件和软件同时进行设计,并且在设计的各个阶段进行模拟验证,减少设计的反复性,缩短设计时间。
- (3) 嵌入式 IP 核技术。SOC 是许多嵌入式 IP 核的集成, 在系统设计中需要大量 IP 核的复用和 IP 核的设计,特别是标准单元率(包括 IP 核的发展, 从基本单元电路到功能模块、子系统、系统, 充分利用己有的设计积累, 实现设计重用, 提高了设计的起点, 缩短了设计周期, 提高了设计效率)。所以有许多 IP 核亟待研究开发, 如 Controller、DSP、Interface、

Bus 及 Memory 技术等。IP 核不仅指数字 IP 核,同时还包括模拟 IP 核。模拟 IP 核通常还含有电容、电感等。

- (4) 低电压、低功耗技术。线宽的变小,使电源电压也变小,给电路设计与阈值电压提出了新的要求。同时,随着集成度的提高,电路功耗也会相应提高,所以必须采取相应措施,以降低功耗。
- (5) 低噪声设计及隔离技术。随着电路工作频率和集成度的提高,噪声影响将变得越来越严重,降噪和隔离技术变得十分重要。对要求较高的电路,用 PN 结隔离和挖槽还不能达到要求。作为过渡,目前提出了 SIP 电路(System in Package),即把几个电路封装在一起,多片集成 SOC。
- (6) 特殊电路的工艺兼容技术。SOC 工艺技术主要考虑一些特殊工艺的相互兼容性,如 DRAM、Flash 与 Logic 工艺的兼容、数字与模拟的相互兼容等。IP 核的集成必须考虑工艺、电参数等条件的相互兼容。
- (7)测试策略和可测性技术。为了检测设计中的错误,可测性设计是必需的。SOC测试可用结构测试和可测性设计等方法。DFT技术包括内建门域、扫描测试及特定测试等。
- (8) 安全保密技术。该技术涵盖算法和软硬件实现, 作通信和金融(如 IC 卡)中尤为重要。常用加密算法有 DES 和 RSA 等。

微电子制造工艺的进步为 SOC 的实现提供,硬件基础,可以说微电子的加工技术已经达到这样的程度;可以在硅片上制作出也长系统需要的所有部件,包括各种有源和无源的元器件、互连线,甚至机械部件。从他一已经具备了由集成电路(IC)向系统集成(IS)发展的条件。

EDA 技术的提高则为 80℃ 创意了必要的开发少少。 如遗工 2 能力提高的同时,IC 的设计能力也在不断提高。由了新的集成电路 CAD 其不断出现。使得 IC 设计能力大约 每 10 年出现。次的资式的提高,有效地纷少 《制造工》的序语。SOC 将电路系统设计的可靠性、低功托等等地在 IC 设计之时,把过去许多需要系统设计解决的问题集中在 IC 设计中解决。使系统设计者可以将精力集中在研究对象领域中的诸问题。SOC 理所当然成为微电子领域 IC 设计的最终目标和现代电子系统的最佳选择。

#### 1.5.4 软/硬件协同设计

目前,SOC 还没有一个公认的准确定义,但一般认为它有三大技术特征:采用深亚微米工艺技术,IP 核复用及软硬件协同设计。使用 SOC 技术设计的芯片,一般有一个或多个微处理器芯片和数个功能模块。各个功能模块在微处理器的协调下,共同完成芯片的系统功能,为高性能、低成本、短开发周期的嵌入式系统设计提供了广阔前景。

传统的 IC 设计方法是先设计硬件,再根据算法设计软件。大规模集成电路(LSI)为了更高的集成度和降低成本,常将一部分由硬件实现的功能改用软件实现。当需要更快速度和降低功耗时,又常将原来由软件实现的功能转移到硬件上实现。早期的这种设计没有统一的软/硬件协同表示方法;没有设计空间搜索,从而不能自动地进行不同的软硬件划分,并对不同的划分进行评估;不能从系统级进行验证,不容易发现软硬件边界的兼容问题;上市周期较长。因此,早期的设计存在各种缺陷和不足。SOC 的开发是从整个系统的功能和性能出发,利用 IP 复用和深亚微米技术、采用软件和硬件结合的设计和验证方法,综合考虑软硬件资源的使用成本,设计出满足性能要求的高效率、低成本的软硬件体系结构,

从而在一个芯片上实现复杂的功能,并考虑其可编程特性和缩短上市时间。以 FPGA 为基础的 SOPC 的软/硬件协同设计,为芯片设计实现提供了更为广阔的空间。

SOPC 中的软/硬件协同设计上要涉及以下内容,系统功能描述方法、设计空间搜索(DSE)支持、资源使用最优化的评估、软硬件划分、软硬件详细设计、硬件综合和软件编译、代码优化、软/硬件协同仿真和验证等几个方面,以及同系统设计相关的低压、低功耗、多布线层数、高总线时钟频率、I/O 引脚布线等相关内容。软/硬件协同设计流程如图 1.6 所示。其中系统功能描述方法解决系统的统一描述。这种描述应是对软硬件通用的,一般采用系统描述语言的方式。在划分软硬件后,能编译并映射成为硬件描述语言和软件实现语言,为目标系统的软/硬件协同工作提供强有力的保证。设计空间搜索提供了一种实现不同设计方式、理解目标系统的机制,设计出不同的软/硬件体系结构,对资源占用进行评估,并进而选出最优化的设计。软硬件划分是从成本和性能出发,决定软硬件的划分依据和方法。基本原则是高速、低功耗由硬件实现,多品种、小批量由线件实现,处理器和专用硬件并用以提高处理速度和降低功和。软硬件划分后产生硬件、较少、软件部分和软硬件接口界面:个部分。硬件部分遵循硬件描述、硬件综合与重聚、上成硬件组建和配置模块;软件部分遵循软件描述、软件生成和参数化的步骤、/上成硬件线块。最后把生成的软硬件模块和软硬件界面集成,并进行软/硬件协同价真公块上行系统评估和设计验证。



图 1.6 软/硬件协同设计流程

软,硬件协同设计不仅是 种设计技术,同时也是 种新设计方法。其目的是从高层设计开始综合考虑软件设计和硬件设计,以实现其系统的最优化。目前,软/硬件协同设计作为系统级设计的支持技术,理论上和技术上还在不断发展和完善中,软硬件统一的系统描述、自动软硬件划分和自动综合尚不成熟,还需要人工干预,从系统描述到软硬件实现仍然需要经历一个漫长的过程。

## 1.6 EDA 技术的发展趋势

微电子技术的进步表现在大规模集成电路加工技术即半导体工艺技术的发展上,使得表征半导体工艺水平的线宽达到了 90nm,并还在不断缩小,从而在硅片单位而积上集成了更多的晶体管。集成电路设计正在不断向超大规模、极低功耗和超高速的方向发展;专用集成电路 ASIC 的设计成本不断降低,在功能上,现代集成电路已能够实现单片电子系统 SOC。

EDA 技术在硬件实现方面融合了大规模集成电路制造技术。IC 版图设计技术、ASIC 测试和封装技术、FPGA/CPLD 编程下载技术、自动测试技术等;而在现代电子学方面则容纳了更多的内容,如电子线路设计理论、数字长《处别技术、数字系统建模和优化技术及长线技术理论等。因此,EDA 技术为现代也大术能和设计的表达与实现提供了可能性。EDA 技术已不是某一学科的分支,或某种编码域能技术,而是一门综合性学科。它融多学科于一体,又渗透于各学科之中,打破人处作和硬件间的摩桑,使计算机的软件技术与硬件实现、设计效率和产品性能合。从

EDA 技术在进入 21 世纪后, 公到了更大的发展, 突出长现在以下几个方面。

- (1) 在FPGA 上实现 DSP(数字信号处理)应用成为可能,用纯数字逻辑进行 DSP 模块的设计,使得高速 DSP 减为现实,并有力地推动了软件无线电技术的实用化和发展。基于FPGA 的 DSP 技术、为高速数字信号处理量以提供了实现途径。
- (2) 嵌入式处理解软核的成熟,使得 ORC(System on a Programmable Chip)步入大规模 应用阶段,且次 计 FPGA 中实现一个完备的数字处理系统成为可能。
  - (3) 使电子设计成果以自主知识产权的方式得以明确表达并确认成为可能。
  - (4) 在仿真和设计两方面支持标准硬件描述语言且功能强大的 EDA 软件不断推出。
- (5) 电子技术领域全方位融入 EDA 技术,除了日益成熟的数字技术外,传统的电路系统设计建模理念发生了重大变化,如软件无线电技术的崛起,模拟电路系统硬件描述语言的表达和设计的标准化,系统可编程模拟器件的出现,数字信号处理和图像处理的全硬件实现方案的普遍接受,软硬件技术的进一步融合等。
- (6) EDA 使得电子领域各学科的界限更加模糊,更加互为包容,如模拟与数字、软件与硬件、系统与器件、ASIC 与 FPGA、行为与结构等。
  - (7) 更大规模的 FPGA 和 CPLD 器件的不断推出, 为复杂的 SOC 设计提供了物质基础。
  - (8) 基于EDA的用于ASIC设计的标准单元已涵盖大规模电子系统及复杂IP核模块。
  - (9) 软硬 IP 核在电子行业的产业领域广泛应用。
  - (10) SOC 高效低成本设计技术的成熟。
- (11) 系统级、行为验证级硬件描述语言出现(如 System C), 使复杂电子系统的设计和验证趋于简单。



## 本章小结

EDA 技术是指以计算机为工作平台,融合应用电子技术、计算机技术、信息处理及智 能化技术的最新成果,进行电子产品的自动设计。利用 EDA 工具,电子设计师可以从概 念、算法、协议等开始设计电子系统。大量工作可以通过计算机完成,并可以将电子产品 从电路设计、性能分析到设计出 IC 版图或 PCB 版图的整个过程在计算机上自动处理完成。

EDA 工具软件可大致分为芯片设计辅助软件、可编程芯片辅助设计软件、系统设计辅 助软件等三类。按主要功能或主要应用场合分为电路设计与仿真工具、PCB设计软件、IC 设计软件、PLD 设计工具及其他 EDA 软件。

随看集成电路制造技术的快速发展,IC 设计进入了片上系统(SOC)的时代。SOC 被认
为是一种复杂的集成电路,将终端产品的主要功能单元完全集成在单个芯片或芯片组中。
SOC 设计的三大支撑技术包括软/硬件协同设计技术、IR/ 设计和复用技术、超深亚微米
(VDSM)设计技术等。SOC 实现的是软硬件集成的系统、需要建立软/硬件协同设计理论和
方法: 它是通过 IP 设计和 IP 复用来表现和实现的。
MA: ELECTICAL IL CHAIL SULAR COURSE
3 上 题
THE '
1-1 填空圈
1. 般把 EDA 技术的发展分为三个阶段。
2. 在 EDA 发展的, )阶段, 人们只能信息计算机对电路进行模拟、预测, 以及
辅助进行集成电路版图编辑、印制电路板(PCB) 价局介线等工作。
3. 在 EDA 发展的
结构力学性能、以及优化结构性能等。出现了以计算机仿真和自动布局布线的这些软件工
具代替了设计师的部分设计工作。
4. 传统的电子设计方法通常是
5. 利用 EDA 工具进行电子系统设计主要包括四个方面:、、
设计以及混合电路设计。
6. EDA 工具一般有四部分:、、和等。
7. 常用硬件描述语言有 Verilog HDL、System Verilog、System C 和。其中
和成为 IEEE 标准的硬件描述语言。
8. 专用集成电路简称为,按照设计方法的不同可分为和两
8. 专用集成电路简称为
类。是一种基于晶体管级的设计方法;是一种约束性设计方法,约束的
类。是一种基于晶体管级的设计方法;是一种约束性设计方法,约束的 主要目的是简化设计、缩短设计周期,提高芯片的成品率。 9.目前广泛采用的半定制设计方式有、
类。是一种基于晶体管级的设计方法;是一种约束性设计方法,约束的 主要目的是简化设计、缩短设计周期,提高芯片的成品率。 9. 目前广泛采用的半定制设计方式有和。 10. IP Core 的中文是核/模块,是指数字系统中常用而比较复杂的功能
类。是一种基于晶体管级的设计方法;是一种约束性设计方法,约束的 主要目的是简化设计、缩短设计周期,提高芯片的成品率。 9.目前广泛采用的半定制设计方式有、
类。是一种基于晶体管级的设计方法;是一种约束性设计方法,约束的 主要目的是简化设计、缩短设计周期,提高芯片的成品率。 9. 目前广泛采用的半定制设计方式有和。 10. IP Core 的中文是核/模块,是指一些数字系统中常用而比较复杂的功能块。它将分为和。 11. IP 核提供用 VHDL 等硬件描述语言描述的功能块,但不涉及的实现该功能块的具
类。是一种基于晶体管级的设计方法;是一种约束性设计方法,约束的主要目的是简化设计、缩短设计周期,提高芯片的成品率。 9. 目前广泛采用的半定制设计方式有

第1章	概	述	Cinn
263 1 42-	190	N.T.	2

12. IP 核复用指的是在设计新系统中采用已有的各种功能模块, IP 资源的复用是通
过、
模块的可重复使用性是最高的。
13. IP 软核设计采用自项向下的设计流程, 其设计流程开始于、、
结束于 IP 软核的和。
14. SOC 是
作为物理载体进行芯片设计的技术也称为。
1-2 简述 EDA 技术的特点,与 ASIC 设计和 FPGA 的开发有什么关系?
1-3 硬件描述语言与其他计算机语言(如 C 语言)有什么不同?
1-4 简述 ASIC 的全定制和半定制,以及门阵列法、标准单元法和可编程逻辑器件法
的特点。
1-5 IP 核是什么? 分为哪些类型?
1-6 简述 IP 核的复用设计技术。
1-7 怎样理解 SOC 中的软/硬件协同设计?
1-7 WITHERF SOC THINKING IT BY FIRE IT
136/2
W. W.
11/11
XXXXX
1. 1/2
/\s\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\
Will the state of
13

# 第2章

### 可编程逻辑器件

WALKET P

# 学习目标和要求

- ◆ 了解可编程逻辑器件的分类;
- ◆ 掌握可編程逻辑器件的结构和工作原理
- ◆ 了解各种编程元件的工艺原理和特
- ◆ 了解常用 CPLD 和 FPGA 芯片及区别
- ◆ 了解可编程逻辑器件配置方法。


目前,可编程逻辑器件广泛度限于计算机、数字电路设计、通信系统、工业控制、仪器仪表和集成电路设计等领域、它的出现大大改变了传统的系统设计方法、使传统的"固定"功能模块+连线"的域计方法正逐步退出历史舞台。可编程逻辑器件到底具有怎样的架构和结构?使器件其有可编程特性,可编程逻辑器件又分为哪些类型?各自有什么特点?如何使用?这些问题是本章都可以找到禁

#### 2.1 可编程逻辑器件的分类

可编程逻辑器件(PLD)是 20 世纪 70 年代发展起来的新型逻辑器件,它是作为一种通用型器件来生产的,然而它的逻辑功能又是由用户通过对器件编程来自行设定的,可以在一片 PLD 芯片上实现数字系统的集成,而不必由芯片制造厂商去设计和制作专用集成芯片。它是大规模集成电路技术与计算机辅助设计(CAD)、计算机辅助生产(CAM)和计算机辅助测试(CAT)相结合的产物,是现代数字电子系统向超高集成度、超低功耗、超小型化和专用化方向发展的重要基础。

可编程逻辑器件从编程技术上分为一次性编程和多次编程。一次性编程在编程后不能 修改,采用熔丝工艺制造,一次性编程器件不适用于数字系统的研制、开发和实验阶段使 用。而多次编程器件大多采用场效应管作为开关元件,并采用 EPROM、 $E^2$ PROM、FLASH和 SRAM 制造工艺生成编程元件,实现器件的多次编程。

可编程逻辑器件从最初的"与"阵列全部预定制 PROM 到现在复杂 PLD(CPLD、FPGA)



第一阶段: PROM、PLA(Programmable Logic Array);

第二阶段: PAL(Programmable Array Logic):

第三阶段: GAL(Generic Array Logic)、EPLD:

第四阶段: CPLD、FPGA。

按可编程逻辑器件的集成密度,可分为低密度可编程逻辑器件和高密度可编程逻辑器件。PROM、PLA、PAL 和 GAL 属于低密度可编程逻辑器件,而 EPLD、CPLD、FPGA 属于高密度可编程逻辑器件,如图 2.1 所示。



图 2.1 可编程逻辑器件按集成密度分类

#### 1. 可编程只读存储器——PROM

PROM 是 20 世纪 70 年代 初期出现的第一代 PCD、15 内部结构由"与阵列"和"或阵列"组成。它可以实现作可"与或"形式表示的组分逻辑,采用熔丝工艺编程,只能写一次,不能重复擦写。随着放水发展,出现《EPROM、EPROM 存储器,它们实际上也是一种可编程逻辑器件。这些具有低价格、为一编程特点的存储器,适合于存储函数和数据表格。

#### 2. 可编程逻辑阵列---PLA

PLA 是 20 世纪 70 年代中期推出的 ·种基于"与-或阵列"的 ·次性编程器件。它只能用于组合逻辑电路设计,器件内部的资源利用率低,现在已经不常使用。

#### 3. 可编程阵列逻辑---PAL

PAL 是 20 世纪 70 年代末期由 AMD 公司率先推出的一种可编程逻辑器件,它由可编程的与逻辑阵列、固定的或逻辑阵列和输出电路三部分组成。它具有多种输出结构形式,可适用于各种组合和时序逻辑电路的设计。但是 PAL 仍采用熔丝编程方式,只能一次性编程,编程后就不能重复擦写。

#### 4. 通用阵列逻辑——GAL

GAL 是继 PAL 器件后,在 20 世纪 80 年初期 Lattice 公司推出的一种低密度可编程逻辑器件。它在结构上采用了可编程输出逻辑宏单元(Output Logic Macro Cell, OLMC)结构形式。在工艺上吸收了 E<sup>2</sup>PROM 的浮栅技术,从而使 GAL 器件具有电可擦写、可重复编

# EDA 技术及数字系统的应用

程、数据可长期保存和可设置加密位的特点。因此, GAL 器件比 PAL 器件功能更加全面, 结构更加灵活,它可以取代大部分中、小规模的数字集成电路和 PAL 器件。

#### 5. 可擦除的可编程逻辑器件——EPLD

EPLD 是 Altera 公司 于 20 世纪 80 年代中期推出的一种大规模可编程逻辑器件。它的基本结构形式与 GAL 器件类似,但集成密度比 GAL 器件高得多,EPLD 的输出电路结构 采用了与 GAL 相似的可编程输出逻辑宏单元 OLMC,并且大量增加输出逻辑宏单元的数目及 OLMC 中触发器的预置、置零功能、使 EPLD 具有更大的设计灵活性。

#### 6. 复杂可编程逻辑器件——CPLD

CPLD 是 20 世纪 90 年代初由 GAL 器件发展而来的,采用了 COMS EPROM、E<sup>2</sup>PROM、FLASH(快闪存储器)和 SRAM 等编程技术,从而构成了高密度、成速度和低功耗的可编程逻辑器件。其主体仍是"与-或阵列",因而称为阵列型 HDPLD、典型的 CPLD 器件存Lattice 的 PLS/ispLSI 系列器件、Xilinx 的 7000 和 9000 系列器件、Altera 的 MAX7000 和 MAX9000 系列器件和 AMD 的 MACH 系列器件。

#### 7. 现场可编程门阵列——FPGA

FPGA 是 1985 年由 Xilinx 公司推出的一项可编程逻辑器件。其电路结构形式与以前的 PLD 完全不同,它由若干独立的可编程逻辑模块(CLB)排列为阵列,通过可编程的内部连线连接这些模块来实现。定的逻辑也能、对面也称为单元型 HDPLD。FPGA 的功能由逻辑结构的配置数据决定,这些配置数据存放在片内的 SBA71上,所以断电后数据使随之丢失。在工作前需要从芯片外的 FPROM 中加载配置数据,入构成复杂数字系统时需要由若干个 CLB 组合起来才能实现,而每个信号的化输送之各异,所以信号传输延迟时间不能完全确定。

随着微电子技术变展,可编程逻辑器。 的集成度、速度不断提高,目前已达到 200 万门片、纳秒级延迟水平。其应用越来越广泛。在计算机、通信、智能仪表、医用设备、军事、民用电器等领域得到广泛应用,并成为代表当今电子产品设计变革的主流器件。

#### 2.2 可编程逻辑器件的编程元件

PLD 基本结构如图 2.2 所示,它由输入缓冲电路、与阵列、或阵列、输出缓冲电路等四部分组成。其中"与阵列"和"或阵列"是 PLD 器件的主体、逻辑函数靠它们实现;输入缓冲电路主要用来对输入信号进行预处理和提供足够的驱动能力。PLD 输出方式有多种,可以由或阵列直接输出组合方式),也可以通过寄存器输出(时序方式);输出可以是低电平或高电平有效,并且有内部通路将输出信号反馈到与阵列输入端。而新型的 PLD 器件则将输出电路做成宏单元(Macro Ceil),使用户可以根据需要选择各种灵活的输出方式(组合方式、时序方式)。众所周知,任何组合逻辑电路均可化为"与-或"式,从而用"与门-或门"二级电路实现,而时序逻辑电路又都是由组合电路加上存储器(触发器)构成的,因此这种 PLD 结构对实现数字系统具有普遍的意义。

图 2.2 PLD 器件的基本结构框图

可编程逻辑器件内部核心由"与阵列"和"或阵列"构成,通过编程改变"与阵列"和"或阵列"的内部连接,就可以实现不同的逻辑功能。根据可编程情况可符 PLD 器件分为 PROM、PLA、PAL、GAL 等四种基本类型。PLD 器件中的"与-或阵列"只能实现自合逻辑电路的功能,要实现时序逻辑功能则需要包含触发器或寄存器的逻辑宏单元(OLMC)来实现,逻辑宏单元是高密度可编程逻辑器件中的,个最强重要的基本结构。

Xilinx、Altera、Lattice 和 AMD 等公司在各自生产的 KL 产品的宏单元设计上有着各自的特点。总的来看,逻辑宏单元结构具有以下几个方面的特点。

- (1) 提供时序逻辑需要的触发器或寄存器,并以可以进行各种组态。
- (2) 提供多种形式的 I/O 方式。
- (3) 提供内部反馈信号,控制输出的逻辑被性。
- (4) 分配控制信号,如寄存器的时候和复位信号,三态门的输出使能信号。

可编程逻辑器件是通过用户编程交换各种逻辑功能的。而 PLD 器件主要对四个部分资源进行编程配置,即位于遗址以的可编程功能单元。 的专志片四周的可编程 I/O、分布在芯片各处的可编程布线资源和片内存储块 RAM 各个产 家对这些可编程元件采用了不同的编程系,虽然 CPLD 器件和 FPGA 器件及采用 CMOS 技术,但它们在编程工 艺上有很大不同。不要有以下四种类型。转效型开关、反熔丝型开关、浮栅编程元件(EPROM 和 FPROM)。基于 SRAM 的编程之件。

其中前《大》中易失性元件,编程后能使配置数据或开关状态在器件中保持。SRAM 类为易失性元件,即每次掉电后配置数据会丢失。熔丝型开关和反熔丝型开关只能写一次, 浮欄编程元件和 SRAM 的编程元件可以进行多次编程。反熔丝型开关一般用在要求较高的 军品系列器件上,而浮棚编程元件一般用在民品系列器件上。

#### 2.2.1 熔丝型开关

熔丝型开关是最早的可编程元件,它由电流可熔断的熔丝组成。PROM、EPLD 和FPGA 等器件,一般在需要编程的互联节点上设置相应的熔丝开关。在编程时需要保持连接的节点则保留熔丝,需要去除连接的节点则烧断熔丝(断开),由最后留在器件内的不烧新的熔丝模式决定器件的逻辑功能。

熔丝型开关烧断后不能恢复,只能编程 次,而且熔丝开关很难测试可靠性。在器件编程时,即使发生数量非常小的错误,也会造成器件功能的不正常。为了保证熔丝熔化时产生的金属物质不影响器件的其他部分,熔丝还需要留出极大的保护空间,因此熔丝占用的芯片面积大。



#### 2.2.2 反熔丝型开关

为了克服熔丝型开关的缺点,出现了反熔丝型开关,反熔丝型开关主要通过击穿介质 来达到连通线路的目的。在未编程时开关处于开路状态,编程时在其两端加上编程电压, 反熔丝就会由高阻抗变为低阻抗,从而实现两个极间的连通,并且编程电压撤除后开关也 。自外于导通状态。

Actel 公司采用  $\int$  · 种双极型多层反熔丝  $\Gamma$  艺的编程元件, 称为 PLICE(可编程低阻抗 元素)反熔丝  $\Gamma$  关, 其结构如图 2.3 所示。这是 · 种 · 端垂直型结构,上面是 · 层多晶柱, 下面是 N · 掺杂扩散区,两者之间是 · 介质绝缘层。PLICE 反熔丝就生长在这个介质绝缘层 上, 其生产  $\Gamma$  艺布 CMOS、 双极型、BiMOS 等  $\Gamma$  艺兼容。它是 · 种非易失性元件,在未编程时 PLICE 呈现很高的阻抗(>100M $\Omega$ ), "加上 18V 的编程电压将其击穿后,将建立 · 个双向的低电阻(100~600 $\Omega$ ), 反熔丝在柱片上所占面积小  $\Gamma$  9 $\mu$ m · 业容为 3~15 pF。 因此反 熔经元件占用硅片的面积小, 十分适宜于做集成度很高的 可编制逻辑器件的编程元件。



除了 Actel 公司的 PLICE 反脑炎 之外, 还有 Quicklogic 生产的非晶体反熔丝技术 Vialink 元件及 Xilinx 公司推址的采用了最新 Micro Via 可以的反熔丝结构。

#### 2.2.3 浮栅编程元件

浮栅编程元件包括紫外线擦除可编程的 EPROM、电擦除可编程的 EPROM 及快闪存储器(Flash Metrory)。这三种存储器都趋别泛栅存储电荷的方法来保存编程的数据的,因此断电后存储的数据不会丢失。

#### 1. EPROM

EPROM(UVEPROM)的存储内容可以根据需要通过编程更新存储内容,用紫外线擦除原存储内容,由编程重新写入内容。早期 EPROM 结构中的存储单元使用了浮栅雪崩注入 MOS 管,但存在单元面积大,PMOS 管的开关速度低,雪崩击穿所需电压较高等缺点。目前多改用叠栅注入 MOS 管(SIMOS 管)制作 EPROM 的存储单元。

如图 2.4 所示是 SIMOS 管的结构原理图和符号。它是一个 N 沟道增强型的 MOS 管, 有两个重叠的栅极——控制栅 G, 和浮栅 Gr. 控制栅 G。用于控制读出和写入,浮栅 Gr用 于长期保存注入电荷。 若在漏极和源极之间加上约几十伏的电压脉冲,在沟道中发生雪崩 击穿,令电子加速穿越 SiO<sub>2</sub> 层注入浮栅中,使浮栅 Gr.带上负电荷,则该单元相当于存储 了"0"。由于浮栅周围都是绝缘的 SiO<sub>2</sub>层,泄漏电流极小,所以 电电子注入浮栅后,逻辑"0"就能长期保存。"5浮栅 Gr.无电子积累时,该管相当于存储了"1"。






图 2.4 SIMOS 管的结构和符号

若要擦去所写入的内容,可用 EPROM 擦洗器产生强繁外线,紫外线穿过 EPROM 芯片上方的石英玻璃窗口,对所有浮栅照射儿分钟,使浮栅上的电子获得足够的能量,穿过绝缘层回到衬底中,从而使浮栅上的电子消失,芯片又恢复到初始状态,即全部单元都为1。

#### 2. E<sup>2</sup>PROM

EEPROM 也可写成  $E^2$ PROM,只需在高电压脉冲或等 八件电压下就可以进行擦除,而不要借助紫外线照射,所以比 EPROM 更灵活方便。而仅它还行字擦除(只擦一个或几个字)功能。

在 E<sup>2</sup>PROM 的存储单元中采用了一种深趣建筑化层 MOS 管,它与 SIMOS 管相似,也有两个栅极;有引出线的栅极为控制,他心脉接泻栅);无引出线的栅极是浮栅。所不同的是,在浮栅与漏极区之间有一个块面积极神的二氧化硅绝缘层区域,称为隧道区,并且一个存储单元采用了两只 MOS,许、在控制栅上加几十分产出互脉冲,在浮栅与漏极区之间的极薄绝缘层内就会出现隧道。通过隧道效应,处压了在入浮栅,正脉冲过后,浮栅将长期存储这些电子,若换定制栅接地,则浮栅上的水厂通过隧道返回衬底,从而擦除浮栅内的电子电荷。

显然 E<sup>2</sup>PROM 是利用隧道效应使浮物候装电子的,与 EPROM 利用雪崩效应不同。 般 E<sup>2</sup>PROM 总允许擦写 1 万次以上,数据可保存 5~10 年。

#### 3. 快闪存储器

快闪存储器(Flash Memory)是采用一种类似于 EPROM 的单管浮栅结构的存储单元。 使用它制成了新一代用电信号擦除的可编程 ROM,它既吸收了 EPROM 结构简单、编程可靠的优点、又具有 E<sup>2</sup>PROM 用隧道效应擦除的快捷特性,集成度可以做得很高。


快闪存储器的编程和擦除分别采用两种不同的机理。在编程(写入)方法上,它与EPROM 相似,即利用雪崩注入的方法使浮栅充电;在擦除方法上与E<sup>2</sup>PROM 相似,即利用隧道效应使浮栅上的电子通过隧道返回衬底。由于片内所有叠栅 MOS 管的源极连在一起,所以全部存储单元同时被擦除,这是它不同于E<sup>2</sup>PROM 的一个特点。

早期采用浮栅技术的存储元件都需要使用两种电压,即 5V 逻辑电压和 12~21V 的编程电压。现在已趋向采用单电源供电,即由器件内部的升压电路提供编程和擦除电压。大多数单电源可编程逻辑器为 5V 或 3.3V 的产品。随着生产工艺水平的提高,这些浮栅编程元件的擦写寿命已达 10 万次以上。



#### 2.2.4 基于 SRAM 的编程元件

SRAM 是指静态存储器,其存储单元是由两个 CMOS 反相器和 个用来控制读写的 MOS 管传输开关组成,其结构如图 2.5 所示。大多数 FPGA 用它来存储配置数据,所以又 称为配置存储器。由于采用独特的 L 艺设计,SRAM 具有很强的抗 F 扰能力和很高的可靠性。FPGA 中可编程单元的全部工作状态由编程数据存储器中的数据设定。



FPGA中的编程数据存储器是一个静态随机存储器(SFAM) 所以断电后存储器中的数据不能保存,因此每次接通电源以后必须重新给存储器是设编程数据,装裁过程是在FPGA内部的一个时序电路的控制下自动进行的。这些领域, 般要存放在外加的 EPROM 芯片中,这给FPGA的使用带来不便。但基于同时被减困, FPGA 修改器件的逻辑功能很方便,如在微处理器控制系统中改变 I/O 卡的地址。利用这个特性可以实现功能动态可变的器件和重构式系统。

### 2.3 边界扫描测试技术

随着微电子技术发展。器件变得越来越复大,好器件做全面检测的要求也越来越高,而且越来越重要。 电路芯片或印制电路板制造出来之后,是否合格,要进行测试,通过测试判断电影心计或印制电路板是否存在放降和战障的位置,以便修复。ASIC 器件生产批量小,功能于变万化,很难用一种固定的测试策略和测试方法来测试其功能。此外,表面安装技术(SMT)和印制电路板制造技术的进步,使得电路板变得越来越小,密度得到提高,这样一来采用传统的测试方法可能难于实现,结果电路板简化所当约的成本,很可能被传统测试方法成本的提高抵消掉。

为了解决 ASIC 及可编程逻辑器件等超大规模集成电路的测试问题,从 1986 年开始, 集成电路领域的专家学者成立了"联合测试行动组"(Joint Test Action Group,JTAG),并 已制定了 IEEE 1149.1—1990 边界扫描测试技术规范, 1990 年被美国电气与电子工程师学 会(IEEE)正式认可。目前大多数高密度的可编程逻辑器件都普遍应用了 JTAG 技术,预计 今后新开发的可编程逻辑器件芯片都会支持边界扫描技术。

边界扫描测试(Boundary Scan Test, BST)技术是 种融可测性设计与硅芯片设计为 体的技术,它提供了一种新的完整方法,克服了测试复杂数字电路板的技术障碍,不需要复杂设备和昂贵的仪器;还提供了快速、高效的样品测试及在系统测试,从而减少研制费用,提高了产品质量,促进了新技术(PCB)小型化、复杂 ASIC 和其他 VLSD的应用。

边界扫描测试结构提供了有效地测试高密度引线器件和高密度电路板上元件的能力。



根据 JTAG 制定的边界扫描测试技术规范,标准的边界扫描测试结构如图 2.6 所示,主要由以下四个部分组成。




图 2.6 边界扫描测试结构图

- (1) 测试数据寄存器;是大型的串行移位寄存器,它位于器件的周边,测试数据是沿 着周边做串行移位的,使用 TDI 引脚作为输入,TDO 引脚(次)输出。用户可以使用边界 扫描寄存器测试外部引脚的连接,或是在器件运行时插垫入落数据。
- (2) 旁路寄存器: 是一位数据寄存器, 在不进行边代升端测试时用来旁路通路, 使 TDI 和 TDO 端口作为 I/O 引脚。
- (3) 指令寄存器:是一个3 位的指令寄存器用来引导扫描测试数据流,产生测试数据 寄存器的控制逻辑。边界扫描测试指令介为公开(必选)指令、可选用指令和各公司私存指令三类,其中公开指令有三条; 担权"对政权"、外测试和旁路。指令代码是由 TDI 引脚在时钟控制下送入,以确定指令模式。
- (4) 测试访问端口(Test Access Port, TAP)控制器、是一个16 态的状态机,在TCLK的上升沿时刻进行状态转换。控制管理 JTAG 的操作

边界扫描测试 JZAG 电路主要有 5 个引脚、其功能说明见表 2-1 所列。

表 2-1 边界扫描测试 LTAG 电路的引脚名及功能说明

引脚	名 称	功能说明
TDI	测试数据输入	指令和测试数据的串行输入引脚。在 TCLK 的上升沿时刻移入
TDO	测试数据输出	情令和测试数据的串行输出引脚。在 TCLK 的下降沿时刻移出。如果没有数据移出,此引脚处于三态(高阻)
TMS	测试模式选择	选择 JTAG 指令模式的串行输入引脚。在 TCLK 的上升沿时刻移入。 在用户状态下 TMS 应置了高电平
TCLK	测试时钟输入	时钟引脚,用于将串行数据和指令分别移入 TDI 引脚和移出 TDO 引脚。也用于把串行指令和数据移入 TMS 引脚
nTRST	测试复位输入	低电平有效, 用于异步初始化或复位边界扫描电路

当器件工作在 JTAG BST 模式时,复位引脚 nTRST 应置于高电平,然后使用其他四个引脚进行边界扫描测试操作。复位引脚 nTRST 为低电平,它能够异步地把边界扫描测试电路初始化或复位。当器件不工作在 JTAG BST 模式时,nTRST 应置于低电平(以保持JTAG 电路已完成初始化),TDI、TDO 和 TCLK 应当维持在低电平,而 TMS 应当置于高电平。

# EDA 技术及数字系统的应用

对于 CPLD/FPGA 的内部逻辑测试是应用设计可靠性的重要保证。因设计的复杂性,内部逻辑测试而脑较多的问题。目前 CPLD/FPGA 厂商提供了一种技术。在可编程逻辑器件中联入某种逻辑功能模块,与 EDA 开发工具相配合提供一种嵌入式逻辑分析仪,通过JTAG 接口读出可变编程逻辑器件中内部逻辑单元的信号状态,帮助测试人员发现内部逻辑问题,如 Altera 公司的 SignalTap II (在线逻辑分析仪)和 Xilinx 公司的 ChipScope(片内逻辑分析仪)。

#### 2.4 CPLD/FPGA 的基本结构及特点

高密度可编程逻辑器件(HDPLD)主要包括 CPLD 和 FPGA,它们的逻辑规模都较大,能实现。些复杂的数字系统功能。目前已有集成度高达 300 万门以上、系统频率为 200MHz 以上的 CPLD/FPGA 器件。高密度可编程逻辑器件的使用使得现代数字系统得设计方法和设计过程发生了很大的变化,使实现片上系统 SOC 成为 (人) 16.

CPLD 是由 GAL 发展起来的,其主体是"与或"处列 并以可编程逻辑宏单元为基础,可编程连线集中在一个全局布线区;FPGA、以上 A、单元为基础,构成门单元阵列,可编程的连线分布在门单元与门单元之间的变线 一下面介绍 CPLD 和 FPGA 器件的结构特点。

#### 2.4.1 CPLD 的基本结构与特点

CPLD 是在 PAL、GAL 等逻辑器件的基础上发展起来说。是阵列型高密度 PLD 器件。它们大多采用 CMOS EPROVIE PROM 和快闪存储器等编程技术,因而具有高密度、高速度和低功耗等特点。目前、主要的半导体器件公司、一的 CPLD 器件都有各自的特点,但是总体结构大致相互、CPLD 器件中至少包含、一部分;可编程逻辑宏单元、可编程 I/O 单元和可编程连线管理。可编程逻辑宏事、内部主要包括"与或阵列"、可编程触发器和多路选择器等处验。能独立地配置为时序或组合工作方式。可编程 I/O 单元符 它是内部信号到 I/O 引脚的接口部分,上要由三态输出缓冲器、输入缓冲器、输入资存器锁存器和几个可编程的数据选择器组成。可编程连线阵列的作用是在各逻辑宏单元和 I/O 单元之间提供灵活的互连网络。各逻辑宏单元通过可编程连线阵列接收来自专用输入或输入端的信号,并将宏单元的信号反馈到其需要到达的目的地。

Altera 的 MAX7000S 系列具有一定的代表性,下面以它为例介绍 CPLD 的结构和工作 原理。MAX7000 系列是高性能、高密度的 CMOS CPLD,在制造工艺上采用  $0.8\mu m$  CMOS  $E^2$ PROM 技术。其中 MAX7000 系列包含了多种不同类型的器件,其主要性能指标 见表 2-2,MAX7000 系列器件的主要特点如下。

- (1) 高性能可擦除器件, 采用第二代多阵列矩阵(MAX)结构。
- (2) 集成密度门数可达 10000 门, 可用门数为 600~5000 门。
- (3) 引脚之间的延时为 6ns,最高可达 151.5MHz 的工作频率。
- (4) MAX7000S 系列通过标准的 JTAG 接口,支持在系统编程(ISP)。
- (5) 高性能的可编程连线阵列(PIA)提供 个高速的、延时可预测的互连资源网络。
- (6) 每个宏单元(MC)中可编程扩展乘积项(P-Terms)可达 32 个。



- (7) 具有全面保护设计的可编程保密位。
- (8) 具有独立的全局时钟信号。
- (9) 可提供 2.5V(MAX7000B)、3.3V(MAX7000A), 5.0V(MAX7000S)电源供电。

表 2-2	MAX7000	器件典型数据

特 性	EPM 7032	EPM 7064	EPM 7096	EPM 7128	EPM 7160	EPM 7192	EPM 7256
集成门数	1200	2500	3600	5000	6400	7500	10000
可用门数	600	1250	1800	2500	3200	3750	5000
宏单元数	32	64	96	128	160	192	256
逻辑阵列块/个	2	4	6	8	10 >	12	16
I/O 引脚数	36	36,38,40,68	52,64,76	68,84,100	68.84.104	124	84,120,164
t <sub>pp</sub> /ns	5	5	6	6 .	16	7.5	7.5
t <sub>SU</sub> /ns	4	4	5	1:3	15	6	6
t <sub>FSU</sub> /ns	2.5	2.5	2.5	2.5	2.5	3	3
t <sub>CO</sub> /ns	3.5	3.5	4	612	4	4.5	4.5
f <sub>CNT</sub> /MHz	151.5	151.5	15 Ta:	125	125	100	100

在 MAX7000 系列中, MAX7000 大型的器件是高密度的, 其中包括 EPM7128E、EPM7160E、EPM7192E 和 EPM7256B、这些器件有几项观虑得到加强, 如附加全局时钟、附加输出使能控制及增加连续资源, 快速输入寄存器等。

MAX7000S 和 MAX7000A 类型的器件具有在 光 与编程(ISP)功能,包括 EPM7032S、7064S、7128S、7160S、7192S、7256S 和 EPM 228A、7256A 等器件。除了 ISP 功能外,还包含 JTAG 边界认端测试(BST)电路和业态的文单元等。


MAX7000 以下结构上包含 32~256 A 宏单元,每 16 个宏单元组成 · 个逻辑阵列块(LAB), 共有 2~16 个 LAB。每个宏单元有 · 个可编程的"与阵列"和 · 个周定的"或阵列",以及 · 个触发器,这个触发器具有独立可编程的时钟。时钟使能、清除和谐位等功能。 为了能构成复杂的逻辑函数,每个宏单元可使用共享扩展乘积项和高速开联扩展乘积项,总的向每个宏单元提供了 32 个乘积项。如图 2.7 所示为 MAX7000 系列器件的结构框图,在结构上主要由以下部分组成:逻辑阵列块(Logic Array Blocks, LAB)、宏单元(Macrocells)、扩展乘积项(共享和并联)(Expender Product Terms)、可编程连线阵列(Programmable Interconnect Array, PIA)、I/O 控制块(I/O Control Blocks)。

每个器件包含四个专用输入,可用作通用输入,也可作为每个宏单元和 I/O 引脚的高速、全局控制信号,如时钟(Clock)、清除(Clear)和输出使能(OE)。

#### 1. 逻辑阵列块 LAB

MAX7000 器件的结构主要由 LAB 和它们之间的连线构成。每个逻辑阵列块由 16 个 宏单元组成,多个 LAB 通过 PIA 和全局总线连接在 起。全局总线由所有的专用输入、I/O 引脚和宏单元反馈信号。LAB 的输入信号来源有来自 PIA 的 36 个信号、全局控制信号、I/O 引脚到寄存器的直接输入通道。





2. 宏单元

MAX7000 宏单元计型性阵列、乘积项选择矩阵和可编程触发器三个功能块组成。宏单元的结构框图如形义8 所示。

逻辑阵列实现约为逻辑功能,给每个家文元提供5个乘积项。乘积项选择矩阵分配这些乘积项作为到 之 门和"异或"门的主要逻辑输入,以实现组合逻辑函数,或者把这些乘积项作为宏单元中触发器的辅助输入,即清除、置位、时钟和时钟便能控制。每个宏单元的一个乘积项可以反相后回送到逻辑阵列。这个"可共享"的乘积项能够连接到同一个 LAB中的任何其他乘积项上。利用 MAX+PLUSII 开发工具按设计要求自动优化乘积项的分配。

宏单元中的触发器可以单独地编程为具有可编程时钟控制的 D 触发器、T 触发器、SR 触发器或 JK 触发器工作方式。另外也可以将触发器穷路、实现组合逻辑功能。每个触发器也支持异步清除和异步置位功能,乘积项选择矩阵分配乘积项去控制这些操作。虽然乘积项驱动触发器的置位和复位信号是高电平有效,但是在逻辑阵列中可将信号反相,得到低电平有效的控制。此外,每个触发器的复位功能可以由低电平有效的、专用的全局复位引脚 GCLRn 信号提供。在设计输入时,用户可以选择所希望的触发器,然后用 MAX +PLUS II 开发 工具对每一个寄存器选择最有效的触发器 工作方式,以使设计所需要的资源最少。

#### 3. 扩展乘积项

大多数逻辑函数虽然能够用宏单元中的5个乘积项来实现,但某些逻辑函数较为复杂,需要附加乘积项。为提供所需的逻辑资源,不是利用另一个宏单元,而是将 MAX7000 结构中的共享和并联扩展乘积项,作为附加的乘积项直接送到本 LAB 的任意宏单元中。在



实现逻辑综合时,利用扩展项可保证用尽可能少的逻辑资源,实现尽可能快的工作速度。




图 2.8 宏单元结构框图

共享扩展乘积项在每个 LAB 中有 L6、个扩展项,它是由宏单元提供的一个未使用的乘积项,并把它们反馈到逻辑阵列,使文化一管理使用。每个共享扩展乘积项可被 LAB 内任何或全部)宏单元使用和共享,以次现复杂的逻辑函数。

并联扩展乘积项是一些宏学元中没有使用的乘积项,并行这些乘积项可分配到邻近的 宏单元去实现快速复杂的逻辑函数。并联扩展乘积硬压产乡达 20 个乘积项直接馈送到宏 单元的"或"逻辑,其中一个乘积项是由宏单元本分提供的,15 个并联扩展乘积项是由 LAB中邻近宏单元级供的。

#### 4. 可编程连线阵列

通过可编程连线阵列(PIA)的可编程布线通道,把多个 LAB 相互连接,构成所需的逻辑。PIA 能够把器件中任何信号源连接到目的地。所有的专用输入、I/O 引脚的反馈、宏单元的反馈均连入 PIA 中,并且布满整个器件。如图 2.9 所示给出了 PIA 的信号布线到 LAB 的(布线图)方法。EPROM 单元控制 2 输入"与门"的一个输入端,以选择驱动 LAB 的 PIA 信号。

PIA 的延时是固定的, 因此 PIA 消除了信号之间的时间偏移, 使得时间性能容易预测。





图 2.9 PIA 布线图



#### 5. I/O 控制块

I/O 控制块允许每个 I/O 引脚单独地配置成输入、输出和双向 E作方式。所有 I/O 引脚 都有一个:态缓冲器,它的使能端由 OEIn、OE2n 及 VCC、GND 信号中的一个控制。I/O 控制块结构图如图 2.10 所示。该 I/O 控制块由两个全局输出使能信号 OEIn 和 OE2n 来驱动,当一态缓冲器的控制端接到地(GND)时,其输出为二态(高阻态),而且 I/O 引脚可作为专用输入端使用,当二态缓冲器的控制端接到电弧(Fo)时,I/O 引脚处于输出 E作方式。



#### 2.4.2 FPGA 的基本结构与特点

目前 FPGA 的结构主要分为两种: 种是基于 SRAM 结构的 FPGA、另一种是反熔丝技术的 FPGA。在 SRAM 结构的 FPGA 技术方面,Xilinx Altera 公司处于领先的地位,已推出一系列的器件产品。在废熔丝技术产品方面,Arielx Quicklogic 和 Cypress 是领先的上商。以下主要介绍减于 SRAM 结构的 FPGA,

前面提到的可線程逻址器件,如 GAL、CNLO 都是基于乘积项的可编程结构,即可编程的"与"阵列和离飞的"或"项组成。像在设中介绍的 FPGA 采用可编程合找表(Look Up Table, LUT)的数据形式,LUT 是可编程的最小逻辑构成单元。大部分 FPGA 采用基于SRAM 的會找表逻辑结构形式,就是利用 SRAM 来构成逻辑函数发生器。一个 N 输入的合找表(LUT)可以实现 N 个输入变量的任何逻辑功能。Xilinx 公司的 XC4000/XC5000 系列、Spartan 系列和 Virtex 系列,Altera 公司的 FLEX10K、ACEX、APEX、Cyclone 和 Stratix 等系列都采用 SRAM 查找表结构,是典型的 FPGA 器件。

FPGA 具有掩膜可编程门阵列的通用结构、一般由:种可编程电路和一个用于存放编程数据的静态存储器 SRAM 组成。二种可编程电路为可编程逻辑模块(Configurable Logic Block, CLB)、可编程输入输出模块(I/O Block, IOB)和可编程连线(Programmable Interconect, Pl)。由于FPGA 的编程单元是基于静态存储器(SRAM)结构的,故从理论上讲,具有无限次重复编程的能力。

CLB 是实现逻辑功能的基本单元,CLB 以方阵的形式布置在器件的中央。FPGA 可以提供  $n \times n \uparrow$  CLB,随着可编程逻辑器件的发展,其阵列规模也在增加。CLB 本身包含多种逻辑功能部件,既能实现组合逻辑电路和时序逻辑电路,又可实现包括静态 RAM 在内的各种运算电路。

IOB 分布在芯片的四周,它是提供外部封装引脚和内部信息的接口电路,该接口电路



通过设计编程可以分别组态为输入引脚、输出引脚和双向引脚,并且具有控制速率、降低功耗等功能。

PI 分布在 CLB 周围和 CLB 及 IOB 之间,它们的 主要作用是完成可编程逻辑模块 CLB 之间的逻辑连接及将信息传递到 IOB。改变各个 CLB 的功能或改变各个 CLB 与 IOB 之间的连线组合都能改变整个芯片的功能。

CLB、IOB 和 PI 是 Xilinx FPGA 的内部基本结构, 分别对应 Altera FPGA 的 LAB、IOE 和快速通道(Fast Track)。Altera 的 FLEX 系列具有一定的代表性, 下面以 FLEX 10K 系列器件为例介绍 FPGA 的结构和工作原理。

FLEX(灵活逻辑单元矩阵)系列包括 FLEX 8000、FLEX 10K、ACEX 和 APEX 20K 系列等。它们具有高的集成度和丰富的寄存器资源,采用快速通道的连续式布线结构,是一种将 CPLD 和 FPGA 的优点结合于一体的新型器件,目前已得到广泛应用。

FLEX 10K 系列器件是在 FLEX 8000 器件基础上发展起来的。 MAX 7000 系列器件不同的是,它引入了一种逻辑单元(LE)大矩阵,每8个组成、组构成一个 LAB;采用了嵌入式阵列块(EAB),组成嵌入式存储器。

FLEX 10K 系列器件的主要特点如下。

- (1) 高密度、SRAM 工艺制造,10000~250000 中型门。
- (2) 功能更强的 I/O 引脚,每个引脚都是独立的三态门结构,具有可编程的速率控制。
- (3) 每个 EAB 提供 2Kb 位。
- (4) LE 采用查找表(LUT)结构
- (5) 采用快速通道互连布线结构。
- (6) 实现快速加法器和计数器的专用进位链。
- (7) 实现高速、多输入逻辑函数的专用级联链。

表 2-3 FLEX 10K 芯片的数据

特性	EPF10K10 EPF10K 10A	EPF10K30 EPF10K30A EPF10K30E	EPF10K50 EPF10K50V EPF10K50E EPF10K50S	EPF10K100 EPF10K100A EPF10K100B EPF10K100E	EPF10K200E EPF10K200S	EPF10K 250A
典型门数	10000	30000	50000	100000	200000	250000
逻辑单元 /个	576	1728	2880	4992	9984	12160
逻辑阵列 块/个	72	216	360	624	1248	1520
嵌入式阵 列块/个	3	6	10	12	24	20

						176.00
特性	EPF10K10 EPF10K 10A	EPF10K30 EPF10K30A EPF10K30E	EPF10K50V EPF10K50V EPF10K50E EPF10K50S	EPF10K100 EPF10K100A EPF10K100B EPF10K100E	EPF10K200E EPF10K200S	EPF10K 250A
RAM/bit	6144	12288 24576	20480 40960	24576 49152	98304	40960
最大 I/O 引脚数/个	134	246	310	406	470	470

FLEX 10K 结构如图 2.11 所示,主要包括四部分;逻辑阵列块(LAB)、快速通道互连、嵌入式阵列块(EAB)、I/O 单元(IOE)。逻辑阵列块由 8 个逻辑单元(LE)和一个局部互连组成,所有的 LAB 按行和列排成一个矩阵,在每一行中放置一个 EAB。器件中信号的连接、进行器件的引脚及多个 LAB 的互连均采用快速通道互相连接。汽车行(每列)快速通道互




图 2.11 FLEX 10K 结构框图

#### 1. 逻辑阵列块

逻辑阵列块(LAB)构成 FLEX 10K 芯片结构的 主体部分。它由  $8 \land LE$ 、与 LE 相连的 进位链和级联链、LAB 控制信号和局部互连线组成。

每个 LAB 包含 4 个可使用的控制信号,其中有两个可用作时钟,另外两个用作清除 和置位逻辑控制。这些控制信号可由专用输入引脚、I/O 引脚或借助 LAB 局部互连的任何 内部信号直接驱动,专用输入端 般用作公共的时钟、清除或置位信号。

#### 2. 逻辑单元

每个逻辑单元(LE)由四输入查找表(LUT)、一个可编程寄存器和进位、级联功能的信号通道组成,并且有两个输出,以驱动局部互连和快速通道互连,可实现组合逻辑和时序逻辑功能。FLEX 10K 逻辑单元的结构框图如图 2.12 所示。



图 2.12 PLEX 10K 逻辑单元的结构框图

在逻辑单元中的 LUT 和為存器能分別用于不足的功能。寄存器的数据输入端能被 LUT 的输出驱动,也可用 DATA4 信号直接驱动。LUT 和寄存器的输出可分别由 LE 的两 个输出端同时输出。这能够有效地提高 LE DATA中率。

LUT 是、好數发生器,它能快速計算四输入变量的任意函数。LE 中的可编程触发器可段置成 RS 触发器, T触发器、D 触发器和JK 触发器。该触发器的时钟、清除和置位控制信号可由专用输入引脚。LO 引脚或任何内部逻辑驱动。可将 LE 中的寄存器(触发器) 旁路, 使 LUT 的输出自接连接到LE 的输出。以实现处组合逻辑或数。

FLEX 10K 在结构上还提供了两条专用快速通路,即进位链和级联链。它们连接相邻的LE,不占用快速通道互连通路。进位链提供LE之间非常快(小于1ns)的向上进位功能,来自低位的进位信号由进位链向上送到高位,同时送到 LUT 和进位链的下一段。因此,用进位链可实现高速计数器和任意位数的加法器。

利用级联链可以实现输入变量很多的逻辑函数。相邻的 LUT 可并行地计算函数的各个部分, 级联链起着把计算的中间结果串联起来的作用。可以使用逻辑"与"或者逻辑"或"来连接相邻 LE 的输出。每增加 个 LE,逻辑函数的有效输入个数会增加 4 个,如 n 个 LE 的级联链可实现 4n 个输入变量的逻辑函数,但其延时大约会增加 1ns。Altera 的 MAX+PLUS II 开发 L具在编译过程中能够自动建立进位链和级联链, 设计者也可以手工插入进位链和级联链。



#### 3. 嵌入式阵列块

嵌入式阵列块(EAB)是 FLEX 10K 系列器件在结构设计上的 · 个重要部件。它是 · 种在输入端口和输出端口都带有寄存器的非常灵活的 RAM 块,它既可以作为存储器使用,也可以用来实现逻辑功能。

当作为存储器使用时,每个 EAB 可提供 2Kb,可用来构成 RAM、ROM、FIFO RAM 或 双端口 RAM。每个 EAB 单独使用时,可配置成以 F 儿种规格: 256×8、512×4、1024×2 或 2048×1 等。通过连接多个 EAB 可组合成为一个规模更大的 RAM。例如,两个 256×8 的 RAB 可组成一个 256×16 的 RAM(位扩展),两个 512×4 的 RAB 可组成一个 512×16 的 RAM(位扩展)。如果需要,在器件中可以把 EAB 级联成一个容量更大的 RAM(字扩展),如可以把 EAB 级联成 2048 字节的 RAM。这些 RAM 的组合形式可通过 MAX+PLUSII 开发工具按设计人员要求自动组合。

EAB 也可用于实现复杂的逻辑功能,此时每个 EAB 可机当 160~300 个等效门,能够方便地构成乘法器、加法器、纠错电路等模块,并由这些功能模块进一步构成诸如数字滤波器和微控制器等功能的系统。逻辑功能通过配置之一加编程 EAB 为只读模式,并且可生成一个大的查找表(LUT),在这个 LUT 中级长逻辑 功能通过查找表而不是通过计算来实现,其执行速度比通常在逻辑里应用算法执行案状。而且输入、EAB 储存容量使得设计者能够在一个逻辑级上完成复杂的逻辑功能、避免了多个 LE 连接带来的连线延时。

EAB 为驱动和控制信号提供了交流的选择。对于EAB 的各种输入和输出可采用不同的时钟,全局信号、专用时钟引助电压器互连均可以驱动时钟。寄存器能被独立地嵌入在数据输入、EAB 输出、地址和写使能(WE)信号上。全域、和EAB 局部连接可以驱动写使能(WE)信号。由于LE 可聚动EAB 局部互连,原以上上能够控制 WE 或EAB 时钟信号。

每个 EAB 由行達线管 入信号,其输出可任 新到行连线和列连线上。每个 EAB 的输出可以驱动两个行通道中的任何一个和两个 新通道中的任何一个。未利用的行通道可被另一个列通道驱动、这个特性为 EAB 的各种输出增加了布线资源的可利用性。

#### 4. 快速通道互连

FLEX 10K 结构的另一个特点是:器件内部信号的互连是由快速通道连线提供的。它是贯穿整个器件内的一系列水平和垂直的连续式布线通道。快速通道由"行连线带"和"列连线带"组成,每条"行连线带"和"列连线带"的两端都设有 I/O 单元(IOE),与 I/O 引脚连接。采用这种布线结构,即使对于复杂的设计也可以预测其性能,而 FPGA 中的分段式连线结构需要用一些开矩阵把数目不同的若干线段连接起来,这就增加了逻辑资源间的 经时,使机器性能下降。

器件内部的 LAB 按行和列组成一个矩阵,每行 LAB 由"行连线带"连接,"行连线带"由上百条"行通道"组成,这些通道水平地贯通整个器件,它们承载进、出这行中 LAB 的信号。行连线带可以驱动 I/O 引脚或馈送至其他 LAB。

"列连线带"由几十条"列通道"组成。LAB 中的每个 LE 最多可驱动两条独立的列通道,列通道垂直地贯通整个器件,不同行中的 LAB 借助局部的多路选择开关共享这些资源。



#### 5. 输入/输出单元(IOE)

每个 IOE 包含 · 个双向 I/O 缓冲器和 · 个输入/输出寄存器,可用作输入、输出或双向引脚。每个引脚可被设置为集电极开路输出方式。

IOE 中的时钟、清除、时钟使能和输出使能由被称作周边控制总线的 I/O 控制信号网络提供。如果要求多于6个时钟使能或多于8个输出使能信号,IOE 能由特定 LE 的输出得到时钟使能或输出使能控制。IOE 中的整片输出使能引脚是低电平有效,可用来使器件上的所有引脚变成:态,这个选项可在设计文件中设置。

以上简单介绍了FLEX 10K 系列器件的结构特点和内部逻辑功能。由于FLEX 10K 器件采用 SRAM 工艺生产。其内部逻辑功能和连线设置由芯片内 SRAM 所存储的数据决定,芯片加电时,通过存储在芯片外部的串行 EPROM 或者由系统控制器提供的数据对 FLEX 10K 器件进行编程。Altera 的 EPC1441 和 EPC1 是专门供 FLEX 10K 器件配置数据用的 EPROM,它们借助串行数据流配置 FLEX 10K。配置数据也可以配置注其他的 EPROM 中,或者配置在系统的 RAM 中,或者通过 Altera 的 BitBlaster 一个载电缆下载到 FLEX 10K 中,配置完成后,还可以通过复位进行在线重新配置,或人新数据,实现新功能。重新配置所需的时间很短小于100ms),因此在系统工作环境中可以实时地改变配置。

从 FPGA 的结构分析来看, FPGA 的编程单为。于静态存储器(SRAM)结构, 因此它具有无限次重复编程的能力。FPGA 是在 PALL GAL、EPLD 等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASCH)领域中的一种半定制电路而出现的,既解决了定制电路的不足, 又克服了原有可能是器件门电路数行限的缺点。FPGA 的特点主要有以下几个方面。

- (1) 采用 FPGA 设计 ASIC 电路,用户不需要极广生产,就能得到合用的芯片。
- (2) FPGA 可做其他不定制或半定制 ASIC 电路中的试制样片。
- (3) FPGA 内藏在丰富的触发器和 I/Q 如脚。
- (4) FPGA是ASIC 电路中设计周期最后,开发费用最低、风险最小的器件之。
- (5) FPGA 深用高速 CHMOS 工艺,功耗低,可以与 CMOS、TTL 电平兼容。

由于FPGA器件是唯一能支持超大规模设计的可编程逻辑器件。因此,FPGA芯片是 小批量系统提高系统集成度、可靠性的最佳选择之一。FPGA芯片在出一之前都做过严格 的测试,而且FPGA设计灵活,发现错误可直接更改设计、减少了投片风险,节省了许多 潜在的花费。所以不但许多复杂系统使用 FPGA完成, 甚至设计 ASIC 时也要把实现 FPGA 功能样机作为必需的步骤。

#### 2.4.3 CPLD 与 FPGA 的比较

CPLD/FPGA 既继承了 ASIC 大規模、高集成度、高可靠性的优点,又克服了 ASIC 设计周期长、投资大、灵活性差的缺点,逐步成为复杂数字硬件电路设计的首选器件之一。 下面从几方面对 CPLD 和 FPGA 进行比较。

(1) 在结构工艺方面,FPGA 器件多为查找表(LUT)加寄存器结构,实现工艺多为 SRAM 型。CPLD 器件以乘积项结构方式构成逻辑行为的器件,实现工艺多为 E<sup>2</sup>PROM 和 FLASH 编程。FPGA 适合于触发器丰富的结构,有利于时序逻辑电路的实现;而 CPLD 更适合于触发器有限而乘积项丰富的结构,CPLD 多用于实现组合逻辑电路。

- (2) 在规模和逻辑复杂度方面, FPGA 可以达到比 CPLD 更高的集成度, 同时也具有更复杂的布线结构和逻辑实现。自从 Xilinx 公司于 1985 年推出第 片 FPGA 以来, FPGA 的集成密度和性能提高很快, 其集成密度高达千万门/片以上, 系统性能可达到 250MHz以上。新型 FPGA 可以嵌入 CPU 或 DSP 内核及其他 IP 核, 支持软硬件协同设计,可以作为可编程片上系统SOPC)的硬件平台。
- (3) 在编程和配置方面,CPLD 和 FPGA 都可以反复地编程、擦除。在不改变外围电路的情况下,实现对芯片内逻辑的不同电路功能。目前的 CPLD 上要是基于 EPROM 或FLASH 存储器编程、编程次数达 1 万次。CPLD 优息是在系统断电后,编程信息不丢失。FPGA 大部分是基于 SRAM 编程,其缺点是编程数据信息在系统断电后丢失,每次 上电时, 雷从器件的外部存储器或计算机中将编程数据写入 SRAM 中。FPGA 优点是可进行任意次数的编程,并可在工作中快速编程,实现板级和系统级的动态配置,因此可称为在线重配置(In Circuit Reconfigurable, ICR)的 PLD 或可重配置硬件(Reconfigurable, ICR)的 PLD 或可重配置使用(Reconfigurable, ICR)的 PLD 或可重配置硬件(Reconfigurable, ICR)的 PLD 或可重配置硬件(Reconfigurable, ICR)的 PLD 或可重配置使用,
- (4) 在速度和延时方面,CPLD速度优于FPGA。由于FGGA是自缴编程,可编程逻辑模块CLB之间采用分布式互连、布线灵活;而CPLD是该自块级编程。并且其逻辑块互连是集总式的,布线池结构固定。因此,CPLD总线(计定)对输入输出端之间的延时是固定的,产品可以标明引脚到引脚的最大延迟时间,在FPGA的输入输出端的延迟时间是不确定的,实现同一个功能电路可能有不同的方案。其延时是不等的,一般情况下比CPLD的延时大。
  - (5) 在功率消耗方面,一般情况、FCVLD 功耗要比 FPGA 大,并且集成度越高越明显。
- (6) 在使用和保密性方面、CPDD 約编程工艺采用 CPRQM 或 FLASH 技术, 无需外部存储器芯片, 使用简单, 保密性好。而基于 SRAM编刊》 FPGA,其编程信息需存放在外部存储器上, 清外部存储器芯片, 并且使用方式积对较复杂, 保密性差。但是目前一些 FPGA 采用 FLASH 如 SRAM 工艺, 在内部嵌入 J 加载 Flash, 提供更高的保密性。

尽管 FPGA,CCCD 在结构上有一案的变异,但是对于用户而言,FPGA和CPLD的设计流程和像。使用 EDA 开发工具的设计分法基本相同。

#### 2.5 CPLD/FPGA 主流器件介绍

随着可编程逻辑器件应用的日益广泛,许多 IC 制造厂家涉足 PLD/FPGA 领域。目前 世界上有十几家在产 CPLD/FPGA 的公司,最大的三家是 Altera、Xilinx、Lattice,其中 Altera 和 Xilinx 占有了全球 CPLD/FPGA 产品 60%以上的市场份额。通常来说,在欧洲和 美国用 Xilinx 的多,在日本和亚太地区用 Altera 的多。可以讲,Altera 和 Xilinx 共同决定 了 PLD 技术的发展方向。

#### 2.5.1 Altera 的 CPLD 系列

Altera 公司从 1993 开始推出的 Altera MAX CPLD 系列产品已有五个类型,见表 2-4。前面已经对 MAX7000S CPLD 系列进行了介绍,MAX3000A CPLD 系列与 MAX7000S 结构相似,它采用先进的 0.30 μm CMOS 正艺制造,其密度范围在 32~512 个宏单元之间,支持在系统编程(ISP),很容易在现场重新配置。



表 2-4 Altera MAX CPLD 系列

	MAX 7000	MAX 3000A	MAXII	MAXIIZ	MAXV
推出年份	1995	2002	2004	2007	2010
Γ 艺技术 μm	0.5	0.30	0.18	0.18	0.18
关键特性	5.0- V I/O	低成本	I/O 数量	等功耗	低成本, 低功耗

MAX V CPLD 是 CPLD 的最新系列,也是市场上最有价值的器件,具有独特的非易 失体系结构,并且是业界密度最大的 CPLD。MAX V 器件提供可靠的新特性,与竞争 CPLD 相比,进一步降低了总功耗。该系列非常适合各类市场领域中的通用和便携式设计,包括 固网、无线、下业、消费类、计算机和存储、汽车,以及广播和军事等。

MAX II CPLD 系列基于突破创新的体系结构,在任何 CPLD 系统中,其单位 1/0 引脚功耗和成本都是最低的。MAX II CPLD 是瞬时接通、非易大震争,而向低密度通用逻辑和便携式应用,如蜂窝手机设计等。除了能够实现成本证的传统 CPLD 设计之外、MAX II CPLD 还进一步降低了高密度设计的功量和成本,支持用户使用 MAX II CPLD 来替代高功程、高成本 ASSP 或者标准逻辑 CPLD、MAX II Z CPLD 具有零功耗特性,与低成本 MAX II CPLD 系列有相同的非易失效的。如时接通优势,可实现多种功能。下面主要介绍 Altera 的 MAX II CPLD 系列器件也特性。

Altera 的 MAX II 系列器件是采取 of sum FALSH 工艺的 FPGA 结构,配置芯片集成在内部,和普通 PLD 一样上电阻 计 企 容量比上 代史大增加,内部集成 片 8Kb 串 行 E<sup>2</sup>PROM,增加很多功能。 MAX T 采用 2.5V 或者 3.3、 对核电压,MAX II G 系列采用 1.8V 内核电压。随着 MAX T Z 的推出,有 三秋繁煌,品都使用了同样的体系结构;MAX II 、MAX II G,和 MAX II Z。 MAX II 系列 CPLD 的 主要器件特性见表 2-5。

表 2-5 MAX II 第 CPLD 的器件芯片特性

1						
特性	EPM240/G	EPM570/G	EPM1270/G	EPM2210/G		
逻辑单元	240	570	1270	2210		
典型的等效宏单元数	192	440	980	1700		
等效宏单元范围	128~240	240~570	570~1270	1270~2210		
用户可用的 Flash 比特数	8192	8192	8192	8192		
速度等级	3, 4, 5	3、4、5	3, 4, 5	3, 4, 5		
最大用户数(I/O)	80	160	212	272		
t <sub>PD</sub> /ns	4.7	5.4	6.0	6.6		
f <sub>CNT</sub> /MHz	304	304	304	304		
t <sub>SU</sub> /ns	1.7	1.2	1.2	1.2		
t <sub>CO</sub> /ns	4.3	4.5	4.6	4,6		

MAX II 器件的突破性新型 CPLD 架构, 重新定义了 CPLD 的价值定位。传统意义上, CPLD 由基于宏单元的逻辑阵列块(LAB)和特定的全局布线矩阵组成。对于基于宏单元的构架,随着逻辑密度的增加, 布线区域呈指数性增长, 因此当密度大于512 个宏单元时,

# EDA 技术及数字系统的应用

该架构不具有高效的可升级性。在高密度应用环境下,基于查找表(LUT)的 LAB 和行、列 布线模式具有更高的裸片尺寸/成本效率。

MAX II CPLD 架构包括基于 LUT 的 LAB 阵列、非易失性 FLASH 存储器块和 JTAG 控制电路。通过采用低功耗处理技术,MAX II 器件和前 代 MAX 器件相比,成本减半,功耗只有十分之一,1.8V 内核电压降低了功耗,提高了可靠性。支持高达 300MHz 的内部时钟频率,并且芯片的 I/O 支持与 1.5V、1.8V、2.5V 及 3.3V 逻辑电平器件的接口。这种上电即用,非易失性的器件系列适用于短隔的低密度逻辑应用环境。除了给予传统 CPLD 设计最低的成本,MAX II 器件还将成本和功耗优势引入了高密度领域,使设计者可以采用MAX II 器件替代高成本或高功耗的 ASSP 和标准逻辑器件。

#### 2.5.2 Xilinx 的 CPLD 系列

Xilinx 的 CPLD 系列器件包括 XC9500 系列器件和 CoolRunger, II 系列器件。Xilinx 的 CPLD 器件可使用 Foundation 或 ISE 开发软件进行开发设计。也可使用专门针对 CPLD 器件的 Webpack 开发软件进行设计。

#### 1. XC9500 器件系列

	11 17	,	1 4-			
特 性	XØ9536	XC9572	XC95108	XC95144	XC95216	XC95288
宏单元数/个	36	72	108	144	216	288
可用门数/门	800	1600	2400	3200	4800	6400
寄存器/个	36	72	108	144	216	288
t <sub>PD</sub> /ns	5	7.5	7.5	7.5	10	15
t <sub>SL</sub> /ns	3.5	4.5	4.5	4.5	6.0	8.0
t <sub>CO</sub> /ns	4.0	4.5	4.5	4.5	6.0	8.0
t <sub>SYS</sub> /MHz	100	125	125	125	111.1	92.2

表 2-6 XC95 00 器件的主要特性

#### 2. CoolRunner II 器件系列

CoolRunner II 是 Xitinx 公司的高端CPLD产品,它是建立在 Xilinx 的 XC9500CoolRunner XPLA3 系列产品基础之上的新一代 CPLD,它结合了 XC9500 系列高速度和方便易用的特点,以及 XPLA3 系列的超低功耗特点。CoolRunner II 作为第一款提供 100%数字核的 CPLD 系列, CoolRunner II 系列的设计目标就是为了满足当今网络、电信和便携式系统设计人员不断增长的需求,允许将分立的功能集成到单片可重新编程器件中,形成低成本、高可靠、



快速上市和更加小的设计。CoolRunner II 系列的主要特征见表 2-7,CoolRunner II 系列的特点如下。

- (1) 采用 0.18um 工艺制造,核心工作电压为 1.8V, I/O 电压为 1.5V、1.8V、2.5V 和 3.3V:
- (2) 密度范围从 32~512 个宏单元, 其性能高达 300MHz;
- (3) 引脚与引脚延时仅为 3.5ns, 静态电流小于 100uA:
- (4) 单个器件上同时具有高性能和超低功耗。

表 2-7 CoolRunner II CPLD 系列器件参数

特 性	XC2C32	XC2C64	XC2C128	XC2C256	XC2C384	XC2C512
宏单元数/个	32	64	128	256	384	512
最大 I/O 引脚	33	64	100	184	_ 240	270
寄存器/个	3.5	4.0	4.5	5.0	5.5	6.0
t <sub>PD</sub> ns	1.7	2.0	2.1	2,2	2.3	2.4
t <sub>SU</sub> /ns	2.8	3.0	3.4	1 3.61	4.2	4.6
t <sub>CO</sub> /ns	333	270	263	238	217	217
t <sub>SYS</sub> MHz	32	64	128	256	384	512

#### 2.5.3 Altera 的 FPGA 系列

Altera 公司从 1993 年已推出较长 P.GA 器件,如 FLEX 系列、APEX 系列和 ACEX 系列等。目前,Altera 主要推出的 P.GA 器件有三大系划、Cyclone 系列(低成本 FPGA)、Arria 系列(中端 FPGA)和 Strata 系列(高性能和大管)、FPGA)。

#### 1. Stratix V系列器集

Altera 从 2002 年推出第一代 Stratix 系 所器 中,到现在已推出五代 Stratix V 系列器件。 随着集成电器 的复展,比工艺从第一代的 30mm 钟第五代的 28nm,集成度和性能不断提高。

Stratix V 爽刊各种创新技术和前沿 28nm 工艺,实现了业界最大带宽和最高系统集成度,以突出的性能迅速占领了高端 FPGA 市场。它提供 110 万逻辑单元(LE),53Mb 嵌入式存储器、3680 个 18×18 乘法器,以及工作在业界最高速率 286b/s 的集成收发器。器件还采用了业界最高级的专用硬核知识产权(IP),提高了系统集成度和性能,满足了无线/周闽通信,军事,广播、计算机和存储、测试及医疗市场的多种应用需求,该系列包括四种型号产品,表 2-8 所列为该系列器件的主要性能特点。这些型号产品包括:

表 2-8 Stratix V 系列器件性能特点

特 性	Stratix VE	Stratix V GS	Stratix VGX	Stratix VGT
高性能自适应逻辑模块(ALM)	359200	262400	359200	234720
精度可调 DSP 模块(18×18)	704	3926	798	512
M20K 存储器模块	2640	2567	2660	2560
外部存储器接口	√	√	4	1
部分重新配置	√	√	√	1

特 性	Stratix VE	Stratix V GS	Stratix VGX	Stratix VGT
PLL	4	√	4	√
设计安全性	√	√	4	√
減小 SEU	√	4	4	√
PCIe Gen 3, Gen2, Gen1 硬核 IP 模块	_	达到2	达到4	1
嵌入式 HardCopy 模块和硬核 IP	_	√	√	√
收发器	_	14.1Gbps/48	14.1Gbps/66	28.05Gbps/4 12.5Gbps/32

- (1) Stratix V GT FPGA: 业界唯一面向 100G 以上系统,集成 28Gb/s 收发器的 FPGA。
- (2) Stratix VGX FPGA: 支持多种应用的 600Mb/s 至 12.5Gb/s 收发器。
- (3) Stratix V GS FPGA: 600Mb/s 至 12.5Gb/s 收发器, 运动下高性能数字信号处理(DSP) 应用。
  - (4) Stratix VE FPGA: 适用于 ASIC 原型开发和负点双高性能计算应用的高密度 FPGA。
  - 2. Cyclone II 器件系列

Cyclone 器件从 2003 年推出第一位 Cyclone 系列器件、到现在已推出五代 Cyclone V 系列器件。同样其工艺从第一代的 130mm 到第五代的 28mm,集成度和性能不断提高。开发 Cyclone FPGA 系列是为了满足分级功利、低成本设计设验求。Cyclone FPGA 综合考虑了逻辑、存储器、锁相环(PCL)对高级 I/O 接口,Cyclone PPGA 具有以下几个特点。

- (1) 新的可编程体系结构, 实现低成本设计。
- (2) 嵌入式存储器资源支持多种存储器应用和数字信号处理(DSP)实现。
- (3) 专用分部介值器接口电路,支持下DDR FCRAM 和 SDRAM 器件及 SDR SDRAM 存储器的连接
  - (4) 支持串行总线和网络接口及多种通信协议。
  - (5) 片内和片外系统时序管理使用嵌入式 PLL。
  - (6) 支持单端 I/O 标准和差分 I/O 技术, LVDS 信号数据速率高达 640Mb/s。
  - (7) 处理功耗支持 Nios II 系列嵌入式处理器。
  - (8) 采用新的串行配置器件的低成本配置方案。

目前应用较为广泛的 Cyclone II FPGA 采用全铜层、1.2V SRAM E 艺设计,裸片尺寸被尽可能小的优化。采用 300mm 晶圆,以 90nm E 艺技术为基础,Cyclone II 器件提供了 4608 到 68416 个逻辑单元(LE),并具有一整食最佳功能,包括嵌入式 18×18 比特乘法器、专用外部存储器接口电路、4kb 嵌入式存储器块,锁相环(PLL)和高速差分 I/O 能力。为成本敏感的大批量应用提供用户定制特性,如多种密度、存储器、嵌入式乘法器和封装选择(TQFP 为簿四 与扁平封装,PQFP 为塑封四 方扁平封装,BGA 为球栅阵列封装),这些都对诸如视频显示、数字电视(DTV)、机顶盒(STB)、DVD 播放器、DSL 调制解调器、家用网关和中低端路由器等批量应用进行了优化。Cyclone II 的成本比第一代 Cyclone 器件低 30%。逻辑容量大了三倍多,Cyclone II 器件的特性见表 2-9。



+ ^ ^	Cyclone I	ALAEAS I
₹ Z-9	Cyclone	11013771

特 性	EP2C5	EP2C8	EP2C15	EP2C20	EP2C35	EP2C50	EP2C70
逻辑单元/个	4608	8256	14448	18752	33216	50528	68416
M4K RAM	26	36	52	52	105	129	250
PLL	2	2	4	4	4	4	4
九人湖 81×81 器去乘	13	18	26	26	35	86	150
用户 I/O (MAX)	158	182	315	315	475	450	622
差分通道	58	77	132	132	205	193	262

#### 2.5.4 Xilinx 的 FPGA 系列

Xilinx 的 FPGA 产品主要分为两大类: 种侧重低成本证用,容量中等。性能可以满足 般的逻辑设计要求,如 Spartan 系列;还有一种证明上的性能应用,容量大,性能能满足各类高端应用,如 Virtex 系列,可以根据实验证用要求进行选择。

#### 1. Spartan 系列

Spartan 系列主要用于普通的 L. L. Spartan-2、 Spartan-2E、 Spartan-3、 Spartan-3A 及 Spartan-3E 等种类。其中 Spartan-2 最高可达 20 万系统门、 Spartan-2E 最高可达 60 万系统门、 Spartan-3E 最新的 500 万系统门。 Spartan-3E 系列见表 2-10 和文文11。

表 2-10 Spartan-2 系列的主要特性

			the li			
特 性	XC29 16	XC2S30	XC2950	XC2S100	XC2S150	XC2S200
逻辑单元个	32	972	1728	2700	3888	5292
系统门数	15000	30000	50000	100000	150000	200000
总 CLBs	8×12	12×18	16×24	20×30	24×36	28×42
最大 I/O 引脚	86	92	176	176	260	284
总分布式 RAM/bits	6144	13824	24576	38400	55296	75264
₿ Block RAM/bits	16K	24K	32K	40K	48K	56K

表 2-11 Spartan-3E 系列的主要特性

特 性	XC2S15	XC2S30	XC2S50	XC2S100	XC2S150
逻辑单元/个	2160	5508	10476	19512	33192
系统门数	100 000	250 000	500 000	1200 000	1600 000
Ä CLBs	240	612	1164	2168	3688

					续表
特 性	XC2S15	XC2S30	XC2S50	XC2S100	XC2S150
最大 I/O 引脚	108	172	232	304	376
总分布式 RAM/Kb	15	38	73	136	231
₿ Block	72	216	360	504	648

#### 2. Virtex 系列

RAM/Kh

Virtex 系列是 Xilinx 的喬端产品,也是业界的顶级产品。Virtex 系列主要而向电信基础设施、汽车工业、高端电子消费等应用。目前的主流芯片包括、Virtex 2、Virtex\_2Pro、Virtex\_4、Virtex\_5、Virtex\_6和 Virtex\_7等种类。

使用 Xilinx 的创新性堆叠硅片 互联(SSI)技术可以将多个工片整合为单个芯片,同时与多芯片 方法相比, 其每瓦特的晶片间带宽增加了 100 元 SSI 技术利用无源(无晶体管)65nm 硅中介层上的与大节距硅通孔(TSV)技术整合企业的业经验证的微凸块技术,在单个FPGA 器件上提供了高可靠性的互连,同时心能没有丝管降低。这一突破性技术为需要高逻辑密度和巨大计算性能的应用提供了变紧急的高级系统集成。

Virtex\_7是 Xilinx 公司最新推出的 篇,采用高性能、低功耗(HPL)28nm 工艺制造而成,使用 Xilinx 的创新性堆壳体/7、以次(SSI)技术可以将类 这片整合为单个芯片,同时与多芯片方法相比,其每瓦特的成片间带宽增加了 190% 为采用 EasyPath\_7 器件, 无需任何设计转换就能确保程成本降低 35%。Virtex 9、器件支持 400G 桥接和交换结构有线通信系统, 这是全球有线处晶设施的核心, 也支持点效情达系统和高性能计算机系统, 能够满足单芯片 TenyMACU 信号处理能力的要求分辨 代测试测量设备的逻辑密度、性能和 LO 带宽要求。Virtex 7系列的主要特性见表 2-12。

性能	Virtex_7 T	Virtex_7 XT	Virtex_7 HT
逻辑单元/个	1955K	1139K	864K
收发器峰值速度/(Gb/s)	12.5(GTX)	13.1(GTH)	28.05(GTZ)
收发器	36	96	88
峰值双向串行带宽/(Tb/s)	0.900	2.515	2.784
DSP 吞吐量(对称滤波器)/GMACS	2756	5314	5053

46.5

Gen 2×8

1200

85.0

Gen 3×8

1100

644

Gen 3×8

700

表 2-12 Virtex 7 系列的主要特性

Block RAM/Mb

PCI Express 接口

最大 I/O 引脚

#### 2.6 编程与配置

数字电路系统设计由于 CPLD/FPGA 的引入发生了巨大变化。人们在逻辑设计时可以 在未设计具体电路时,就把 CPLD/FPGA 焊接在印制电路板上,然后在设计调试时随心所 就地更改整个电路的逻辑功能,而不必改变电路板的结构。这一切都依赖于 CPLD/FPGA 的在系称下载或重新配置功能。

在完成 CPLD/FPGA 开发以后,开发软件会生成一个最终的编程文件,不同类型的 CPLD/FPGA 使用不同的方法将编程文件加载到器件芯片中。通常,对 CPLD 下载的方式 称为编程(Program),对 FPGA 中的 SRAM 进行直接下载的方式称为配置(Configure),但 对于反熔丝结构和 Flash 结构的 FPGA 的下载和对 FPGA 的专用配置 ROM 的下载仍称为编程。

CPLD 編程和 FPGA 配置可以使用专用的编程设备,比如义使用下载电缆。例如,Altera 的 ByteBlaster MV、ByteBlaster II 并行下载电缆。电缆、通过接 PC 的并行打印口(或者 USB 接口的 USB Blaster),另一端连接需要编程或配置的,每器件 PCB 板。 ByteBlaster 编程电缆的内部由一片 74LS244 和一些电阻构成。实现之一并并行接口与 10 针接口的连接,其电路原理图如图 2.13 所示。 ByteBlaster MV、成 ByteBlaster II、USB Blaster)下载电缆与 Altera 器件的接口,像是 10 针的接口,10 针离过位于的引脚定义见表 2-13。




图 2.13 ByteBlaster 编程电缆内部的电路原理图



表 2-13	下鉛由徑	10 针接口的引脚定义	,

引脚	JATG 模式		PS 相	<b>美式</b>
21 1944	信号名	功能	信号名	功能
1	TCK	时钟	DCK	时钟
2	GND	地	GND	地
3	TDO	数据(输出)	CONF_DONE	配置控制
4	VCC	电源	VCC	电源
5	TMS	编程使能	nCONFIG	配置控制
6	_	NC	anna .	NC
7	_	NC	nSTATUS	配置状态指示
8	_	NC	-	NC
9	TDI	数据(输入)	DATAQ /	数据
10	GND	地	GND	地

#### 2.6.1 JTAG 方式的 CPLD 编程

JTAG接口本来是用作边界扫描测试(BST)的, 把"包计作编程接口则可以省去专用的编程接口,减少系统的引出线。由于 JTAG 是 L型标准的 SEE 1149.1 边界扫描测试的访问接口,用作编程接口有利于各可编程逻辑器件编程设订的统一。由此,便产生了 IEEE 编程标准 IEEE 1532,对 JTAG 编程方式进行标准化。JTAG编程方式对 CPLD 和 FPGA 器件都支持。

大多数 CPLD 都支持在系统可编成。不,它改变了传统的使用专用编程器编程的诸多不便。在系统可编程信 System Program。ISP)是指对器件、近路板或整个电子系统的逻辑功能可随时进行修改或重构。ISP 技术协观了一种全新的 X核酸型 的概念,使硬件设计可以变得像软件设计那样灵活而易大修改。图 2.14 是 Alten 的 MAX 器件采用 IEEE 1149.1 JTAG 接口方式对器件进行系统编程。RUX 的 15P 编程连接图。据 2.14 中的电量为上次电阻。由于 Altera 的 MAX 器件采用 IEEE 1149.1 JTAG 接口方式对器件进行系统编程。 展现 的 针接口连线是 Texx、TDO、TMS 和 TD1 4 条 JTAG 信号线。




图 2.14 单个 MAX 系列 CPLD 的 ISP 编程连接图



对于多个支持 JTAG 接口 ISP 编程的 CPLD 器件,也可以使用 JTAG 链进行编程,并可以同时进行测试。如图 2.15 所示,就是用 JTAG 对多个 CPLD 器件进行在系统编程。




图 2.15 JTAG 对多个 CPLD 器件的在系统编程

#### 2.6.2 PC 并行口的 FPGA 配置

FPGA 是由存放在片内 SRAM 中的数据来设置,广洋状态的,由于是易失性器件,没有 ISP 概念,代之以在线可重配置(In Circuit Reconfiguration, ICR)的方式。因此、FPGA 1.作时需要对片内的 SRAM 进行编程, 有一模电的情况下,这些重新配置的逻辑结构将会 始终被保持, 从而完成用户编程所要或作为能。用户可以根据不同的配置模式,采用不同的编程方式。

Altera 的 FPGA 器件分为阿文配置方式: 主动配置方式: 神被动配置方式。数据宽度有 8 位并行方式和电行方式两种。在主动配置模式下、FPGA 在上电后,自动将配置数据从 相应的外存储器读入 SRAM中,实现内部结构映射; 确被动配置方式是由外部计算机或微 处理器对 FPGA 片为 SRAM 的配置过程。 Altera 之间的 FPGA 可使用 6 种配置模式,这些 模式通过 FPGA 的引擎 MSELL 和 MSEII6 数定的电平来决定。

- (1) 专用配置器件,如 EPC16、EPC8、EPC2、EPC1、EPC1441。
- (2) 被动串行方式(PS),使用微处理器的串行接口或 ByteBlaster 下载电缆。
- (3) 被动并行同步方式(PPS), 使用微处理器的并行同步接口。
- (4) 被动并行异步方式(PPA), 使用微处理器的并行异步接口。
- (5) 边界扫描方式(JTAG), 使用 JTAG 下载电缆。
- (6) AS(Active Serial), 此模式针对 EPCS 系列配置器件。

使用方式(1)时,需要首先使用下载电缆将计算机生成的 FPGA 配置文件烧入 EPC 配置器件中,然后由 EPC 配置器件控制配置时序对 FPGA 进行配置,一次烧写即可重复使用。使用方式(2)、(3)、(4)时,配置文件事先以二进制形式保存在系统 ROM 中,可以脱离计算机重复使用。若使用方式(2),微处理器将配置数据以串行(比特流)方式送给 FPGA。在配置时钟驱动下完成配置。若使用方式(3)时,微处理器将配置数据以并行(字节)方式送给 FPGA,由 FPGA 在其内部将并行数据转换成串行数据,该串行化的过程需要外部配置时钟的驱动。在配置时钟速率相同的情况下,方式(2)、(3)所用的配置时间几乎相同,但方式(2)的接口要比方式(3)简单。若使用方式(4)时,微处理器仍将配置数据以并行方式送给FPGA,在FPGA 内部完成数据串行化:与方式(3)不同的是,该过程不需要外部配置时钟



使用 PC 并行口配置 FPGA, 配置数据将通过 ByteBlaster 下载电缆串行发送到 FPGA 器件, 配置数据的收发同步由 ByteBlaster 时钟提供,这种配置模式采用的是被动串行方式 (PS)。这在 FPGA 的设计调试时是经常使用的。图 2.16 所示是 FLEX 10K 器件的并行口配置连接图。



图 2.16 FLEX 10K 器件的并行口配置连接图

#### 2.6.3 FPGA 专用配置器件

FPGA 可以用多种配置方式,包括从使用计算机终端通过下载电缆直接下载配置数据的方式;利用电路板上的微处理器从存储器空间读取配置数据的配置方式;或者采用专用配置器件对 FPGA 进行自动配置。通过计算机并行 (1或 USB 接口)对 FPGA 进行在系统重配置。虽然在调试和验证时非常方使,但是脱机脱离 PC)使用时,自动加载配置对于 FPGA 应用是必需的。最通用的方法是使用专用配置器件。Altera 提供了一系列专用配置器件, 上要有 EPC 和 EPCS 两种专用配置器件。在 EPC 配置器件中, 种是标准型配置器件包括 EPC2、EPC1、EPC1441、EPC1213、EPC1064 和 EPC1064V,为低密度的 FPGA 提供了低廉的解决方案。另一种是增强型配置器件包括 EPC4、EPC8 和 EPC16 器件,为大容量 FPGA 提供单器件。站式的解决方案。表 2-14 给出了常用的 EPC 器件的型号和规格。

型号	容量	电压∕✓	常用封装
EPC1441(不可擦写)	430Kb	3.3/5	8 脚 PDIP 20 脚 PLCC 32 脚 TQFP



续表

型 号	容 量	电压/V	常用封装
EPC1(不可擦写)	1Mb	3.3/5	8 脚 PDIP 20 脚 PLCC
EPC2(可重复擦写)	1.6Mb	3.3/5	20 脚 PLCC 32 脚 TQFP
EPC4(可重复擦写)	4Mb	3.3	100 脚 PQFP
EPC8(可重复擦写)	8Mb	3.3	100 脚 PQFP
EPC16(可重复擦写)	16Mb	3.3	88 脚 BGA

注: PDIP 为塑料双列直插封装; PLCC 为塑料有引线片式载体封装; PQFP 为塑料四角形平面封装; TQFP 为纤薄四方扁平封装; BGA 为球栅阵列封装。

EPC 器件多采用 FLASH 存储工艺制作的具有可多次编程特性的配置器件,具有以下·些特点。

- (1) 符合 IEEE 标准的 JTAG 接口,具有在系统编程能
- (2) 与 FPGA 器件均用 5 针接口连接,配置连线简单。
- (3) 提供了 3.3V/5V 多种接口电压和多种封装形式。
- (4) 配置时电流很小, FPGA 工作时 EPC 器件以零静态电流, 不消耗功率。

Altera 最新的增强配置器件 EPC16 具有 20Mb 的配置存储器,器件上 16Mb 的 Flash 芯片,加上数据压缩/解压方案,使配置低价强翻倍成为可能。

图 2.17 所示为 EPC 器件配置 APC、 DK 和 FLEX 10K 器件的电路连接图。配置数据存放在 EPC 器件中,并按照其内部通数产生的时钟频率将数据输出。配置器件的控制信号(如 nCS、OE 和 DCLK等)正修为 FPGA 器件的控制信贷和 E。所有的器件不需要任何外部控制器就可以由配置器件进行配置。




图 2.17 EPC 器件配置 APEX 20K 和 FLEX 10K 器件的电路连接图

当配置数据大于单个 EPC 器件的容量时,可以采用使用多个 EPC 器件进行级联的方式。图 2.18 为多个 EPC 器件对 个 FPGA 器件进行配置的电路连接图。在图中, EPC 器件的 nCASC 和 nCS 引脚提供各个器件间的握手信号。在系统加电或复位时,配置器件链中的上配置器件的 nCS 引脚置为低,上器件控制配置过程。在多配置器件过程中,上配置器件进程中,并首先对 FPGA 进行配置, nCASC 引脚



置低,同时第一个从配置器件的 nCS 引脚变为低电平,这样就选中了该器件,并开始向FPFA 发送配置数据。

对于 Altera 的 Cyclone、Cyclone II 系列 FPGA 器件, 还可以使用 EPCS 系列串行配置器件。它包括 EPCSI、EPCS4、EPCSI6 和 EPCS64 四个产品,分别提供 IMb、4Mb、16Mb 和 64Mb 的存储容量,具有在系统编程(ISP)能力和 FLASH 存储器访问接口,以及 8 或 16 引脚小外形封装等特点,增加了在低价格、小面积应用领域的使用机会。这种新型串行配置器件作为 Cyclone FPGA 器件在大容量低价格应用领域的完美补充,使得 FPGA 和配置器件相结合,提供一种尽可能最低价格的完整的可编程片上系统(SOPC)解决方案。对 Cyclone FPGA 器件进行配置时需要使用 AS(Active Serial)模式,图 2.19 是 EPCS 器件配置Cyclone FPGA 器件的电路图。




图 2.19 EPCS 器件配置 FPGA 器件的电路连接图





#### 本章小结

可编程逻辑器件的出现,给数字系统的设计方法带来革命性的变化。通过定义器件内部的逻辑和输入/输出引出端,将原来由电路的印刷线路板设计(PCB)完成的大部分工作放在芯片设计中进行。减轻了电路图设计和印刷线路板设计的工作量和难度,并且改变了传统的数字系统设计方法,增强了设计的灵活性,提高了工作效率。

对于CPLD/FPGA、不同厂家的叫法不尽相同,Xilinx 把基于食找表技术、SRAM 工艺、要外柱配置用的 E<sup>2</sup>PROM 的 PLD 称为 FPGA: 把基于乘积项技术、FLASH(类似 E<sup>2</sup>PROM 工艺)工艺的 PLD 称为 CPLD: Altera 把自己的 PLD 产品——MAX 系列(乘积项技术、E<sup>2</sup>PROM 工艺)、MAX II 系列(食找表技术,FALSH 工艺)都称为CPLD。Cyclone 和 Stratix 芯片是 SRAM 工艺、基于食找表技术,需要外挂配置用的 EPROM PLD,用法和 Xilinx 的 FPGA 一样。

随着微电子技术发展,可编程逻辑器件的集成度工作能不断提高。基于查找表技术、 SRAM 丁艺的大规模的 FPGA 是 PLD 产品发展的方面。多种 IP 硬核的嵌入,使可编程逻辑器件的应用领域越来越广泛,并成为代表。今见于产品设计变革的主流器件。

辑器件的应用领域越来越广泛,并成为代表"个化"产品设计变革的	上流器件。
题	TO DIG HATT
2-1 填空順	
AUT.	大类。
2. 高密度可编程逻辑器件包括、	种。
3. 大规模可编稿器件主要有 FPGA、CPLD 两类,	F乘积项结构的叮编
程逻辑器件; SRAM 的	次配置。
4. 可编程逻辑器件中至少包含、、、	种结构。
5. 现场可编程门阵列的英文简称是。复杂可编程逻	辑器件的英文简称
是。	
6. 目前世界上主要的可编程逻辑器件公司有、、	等。
7. 可编程元件采用了不同的编程技术,在编程工艺上主要有以下四 、、、等。	种类型:、
8. 在 Altera 公司生产的器件中, MAX7000 系列属	构: EP2C35 系列属
2-2 PAL 器件和 GAL 器件有何异同点?	
2-3 说明 FPGA 中的 LUT 工作原理。	

- 2-4 CPLD 与 FPGA 的区别有哪些?
- 2-5 CPLD/FPGA 的宏单元是如何定义的? 一个宏单元对应多少门?
- 2-6 可编程逻辑器件的 AS、PS 及 JTAG 配置方式各有什么特点?
- 2-7 解释编程和配置这两个概念。

### CPLD/FPGA 开发工具——Quartus II

# 学习目标和要求

- ◆ 了解 Ouartus II 软件的特点和功能:
- ◆ 了解 Quartus II 设计流程和工程建立:
- ◆ 掌握 Quartus II 软件菜单命今及图形设计
- ◆ 掌握 Quartus II 软件的功能仿真和时底仿真:
- ◆ 掌握 Ouartus II 软件的宏功能域中的使用。

Quartus || 是 Altera 公司近几年健康的新一代、比 MAX文章 [15]| 功能更强大的 CPLD/FPGA 开发工具。支持 Altera 公司更多的最新器件、本章以 Quartus || 9.0 版本为例、介绍 Quartus || 开发工具的使用方法和应用。

#### 3.1 Quartus II 概述

Quartus II 开发工具是一个完整的多平台设计环境,它可以轻松满足特定设计的需要,并且提供了可编程片上系统(SOPC)设计的综合开发平台,是 SOPC 设计的基础。Quartus II 将设计、综合、布局、仿真验证和编程下载及第三方 EDA 工具集成在一个无缝的环境中,它可以进行系统级设计、嵌入式系统设计和可编程逻辑器件设计。

Quartus II 开发 工具延续了 MAX+PLUS II 的优点,功能得到了较大提高。Quartus II 具有工作群组的设计环境、EDA 整合、先进的编译综合特性和突破临界的验证环境,使设计能完善、有效地支持百万逻辑门的设计和验证。目前,Quartus II 5.0 以上版本支持 Altera公司更多的最新器件,如 ACEXIK、APEX20K、APEX20KC、APEX20KE、APEX II、Excalibur、Cyclone、Cyclone II、HardCopy II、HardCopy Stratix、FLEX6000、FLEX 10K、FLEX 10KA、FLEX 10KE、MAX II、MAX3000A、MAX7000AE、MAX7000B、MAX7000S、Mercury、Stratix、II、Stratix GX 等。

#### 3.1.1 Quartus II 的特性

Quartus II 开发 L具提供了完全集成且与电路结构无关的数字逻辑设计环境,以及

#### 第3章 CPLD/FPGA 开发工具 Quartus II



SOPC 设计的嵌入式系统开发平台。其主要特性如下。

- (1) 可利用原理图、结构图、Verilog HDL、VHDL 和 AHDL 硬件描述语言完成逻辑电路的描述和编辑,以及芯片(电路)平面布局连线的编辑。
  - (2) 功能强大的逻辑综合 [具, 并提供了 RTL 查看器(原理图视图和层次结构列表)。
  - (3) 完备的电路功能仿真与时序逻辑仿真工具。
  - (4) 具有定时/时序分析与关键路径的延时分析。
- (5) LogicLock 增量设计方法,在渐进式编译流程中,设计者可建立并优化设计系统, 然后添加对原始系统性能影响较小或没有影响的后结模块。
  - (6) 可使用 Signal Tap II 逻辑分析 「具进行嵌入式的逻辑分析。
  - (7) 支持软件源文件的添加、创建,将它们链接起来生成编程文件。
  - (8) 自动定位编译错误,提供高效的器件编程与验证工具。
  - (9) 引入了功率分析和优化套件 PowerPlay 技术,可详细债券撤忘和动态功率。
  - (10) 新的实施和时序分析功能:分析控制时钟斜移和数据斜移。
  - (11) SOPC Builder 多时钟域支持。
  - (12) RTL-to-Gates 形式验证。

Quartus II 9.0 版本新增加的特性还包括以下光中间。

- (1) 新的 SSN 分析器工具:提示设计人量介料的分配期间可能出现的同时开关噪声 (SSN)违规,更迅速地实现电路板设计,提高区号完整性。
- (2) 增强 SOPC Builder; SOPC Built- 的数据表发生器简化了硬件和软件工程师之间的信息传递, Quartus II 软件进一步提高了效能优势。此外 SOPC Builder 增强了 GUI, 大型系统显示更加清晰。
- (3) 亚稳态分析: 提供工具来自动识别可能出版的事稳态电路问题,自动报告平均故障间隔时间(MTBF)。/ 这些功能都集成在 TimeQuest 静态时序分析工具中。
- (4) 增强引脚规划器: 引脚规划器钻机等的时钟网络仓看功能, 帮助设计人员更好地 管理时钟答:渝
  - (5) 提高效能和性能。
- (6) 进一步提高了功能仿真支持: Altera 推出了 ModelSim Altera 入门版软件, 这一功能仿真器针对 Altera 客户进一步增强了功能。

Quartus II 开发工具将默认安装 SOPC Builder,自动添加、参数化和链接 IP 核,包括 嵌入式处理器、协处理器、外设和用户自定义逻辑、为嵌入式系统开发提供方便。可以支持多种第三方的 EDA 工具,可以读入标准的 EDIF 网表文件、VHDL 网表文件、Verilog 网表文件,同时也能生成供第三方 EDA 软件使用的 VHDL 和 Verilog 网表文件。此外,设计者可以很方便地将不同类型的设计文件组合起来,以工程的形式进行管理。

#### 3.1.2 Quartus II 设计流程

Quartus II 提供了完全集成且与电路结构无关的数字逻辑设计环境,拥有 CPLD/FPGA 各个开发阶段对应的开发 [ 具。图 3.1 是 Quartus II 设计流程,Quartus II 开发 [ 具为设计流程的每个阶段提供 Quartus II 图形用户界面、EDA [ 具界面及命令行界面。可以在整个流程中只使用这些界面中的 个,也可以在设计流程的不同阶段使用不同界面。

## EDA 技术及数字系统的应用



1. 设计输入

Quartus II 提供了多种设计输入方法,来描述数字系统的硬件逻辑关系,比 MAX+ PLUS II 更为出色。其设计输入方法如下。

- (1) 文本编辑器能利用硬件描述语言造成设计文件的编写、修改和保存。
- (2) 块与资化编辑器用于查看和编辑传表宏功能、宏功能模块、基本单元或设计文件的预定义符号。以及原理图的编辑。
- (3) MegaWizard 插件管理器提供了许多 Altera 公司的宏功能模块,可以在设计文件中利用 MegaWizard 插件管理器格功能强大的宏功能模块插入设计中。
- (4) 约束编辑器可为设计指定初始约束条件,如引脚分配、器件选项、逻辑选项和时序等约束条件。
  - (5) 布局图工具可以查看上一次编译后执行的资源分配和布线结果。

设计者主要使用前面三种设计输入工具,约束编辑器具在特定环境下才会用到,而布局图工具是提供接近物理器件内部布线编程的工具,使用较少。

#### 2. 综合

综合是将 HDL 语言、原理图等设计输入翻译成由与、或、非门、RAM、触发器等基本逻辑单元组成的逻辑链接(网表),并根据目标和要求优化所生成的逻辑链接,输出.edf 或.vqm 等标准格式的网表文件,供布局布线器实现。Quartus II 提供了如下综合工具。

(1) 分析和综合器,该工具调用 Quartus II 的內置综合器,支持最新版本的 Verilog 和 VHDL 语言,并最终生成 EDIF 网表文件(.edf)和 VQM 文件(.vqm)。

#### 第3章 CPLD/FPGA 开发工具 Quartus II



- (2) Quartus II 在设计综合期间提供了辅助工具,用于检查设计的可靠性。
- (3) RTL 查看器为设计者提供了整体设计的门级原理图和层次结构列表,并列出了整体设计的网表实例、基本单元、引脚和网络,使设计者快速地定位错误,检查设计模块在功能上的正确性。

## 3. 布局布线

布局布线是将设计综合后的网表文件映射到实体器的过程。该过程包括:将设计工程的逻辑和时序要求与器件的可用资源相匹配:将每个逻辑功能分配给最好的逻辑单元位置,进行布线和时序分析;选择相应的互连路径和引脚分配。Quartus II 提供了如下布局布线工具。

- (1) 适配(Fitter) 工具,如果设计者利用约束编辑器指定了约束条件,那么 Fitter 工具试图将设计约束与器件上的资源相匹配,并努力满足约束条件,然后试图优化设计中的其余逻辑。如果没有指定约束条件,那么 Fitter 工具将自动优化设计。
  - (2) 约束编辑器和布局图工具。
- (3) 芯片编辑器可以显示芯片内部完整的布线信息,最为每个器件资源之间的所有可能使用的布线路径。
- (4) 增量布局连线工具可避免运行全编译。 (Viatus ) 增量布局连线工具将尽量保留以 前编译的布局连线结果,以较快速度完成对设计量、修改的部分的布局布线。
- (5) 反标保留分配设置是通过反标给(何) 署件资源的分配来保留上次编译的资源分配。可以在工程中反标所有资源分配、包护以反标 LogicLock 区域的大小和位置。

#### 4. 时序分析

Quartus II 的时序分析(Timing Analyzer)可用 I:分析设计中的所有逻辑,并有助于指导Fitter 达到设计中的时户要求。默认情况下,时序分析作为完整编译的一部分自动运行,分析、报告时序行意。时序分析的结果包括建立时间(su)、保持时间(hi)、时钟至输出延时和最小时钟至输出延时(tco)、引脚至引脚逐时和最小引脚至引脚避时(tpo)、最大时钟频率(fmax),以及设计的其他时序特性。当提供时序约束或者默认设置有效时,时序分析报告选滞时间。可以使用时序分析生成的信息分析、调试和验证设计的时序性能。还可以使用快速时序模型。验证最佳情况(最快速率等级的最小延时)条件下的时序。时序分析结果的具体含义见表 3-1。

表 3-1 时序分析结果(参数)的具体含义

分析参数	说明		
f <sub>MAX</sub> (最大頻率)	在不违反内部建立时间(tsu)和保持时间(tH)要求时,可以达到的最大时钟频率		
t <sub>SL</sub> (时钟建立时间)	触发寄存器的时钟信号在时钟引脚置位之前,经由数据输入或使能端输入进入 寄存器的数据必须在输入引脚处出现的时间长度		
t <sub>H</sub> (时钟保持时间)	触发寄存器的时钟信号在时钟引脚置位之后,经由数据输入或使能端输入而进 入寄存器的数据必须在输入引脚处保持的时间长度		
tco(时钟至输出延时)	时钟信号在触发寄存器的输入引脚上发生跳变之后,寄存器锁送信号输出引脚 出现有效输出所需的时间		
tpD(引脚至引脚延时)	输入引脚上的信号通过组合逻辑进行传输并出现在外部输出引脚上所需的时间		



分析参数	说明
	时钟信号在触发寄存器的输入引脚上发生跳变之后,寄存器馈送信号输出引脚 出现有效输出所需的最短时间。这个时间总是代表外部引脚至引脚延时
top(时钟至输出征时)	指定可接受的最小引脚至引脚延时,即输入引脚信号通过组合逻辑传输并出现 在外部输出引脚上所需的时间

#### 5. 仿真

Quartus II 提供了功能仿真和时序仿真两种仿真工具。设计者可以进行功能仿真以便测试设计的逻辑功能,也可以进行时序仿真以使在目标器件中测试设计的逻辑功能和最坏情况下的时序。在时序仿真过程中,Quartus II 可根据设计者提供的向量波形文件(.vwf)、向量表输出文件(.tbl)、向量文件(.vec)和仿真基准文件(.scf)格式的波形文件进行仿真,输出仿真级形。另外,Quartus II 还可以估计在时序仿真则向当前设计成滑起的功率。

#### 6. 编程和配置

使用 Quartus II 软件成功编译工程之后,就可以办验件进行编程或配置。器件编程器使 用编译过程中的 Assembler 工具生成的目标文件(port W. soi)对器件进行编程, 其编程模式有 四种:被动串行(Passive Serial)模式、JTAG 模式、 近功串行编程(Active Serial Programming) 模式、插座内编程(In-Socket Programming)

被动串行模式和JTAG 编程模式证实规对单个或多个器件进行编程。主动串行编程模式可实现对单个 EPCSI 或 EPCSI 电扩配置器件进行编程。插座内编程模式是对单个 CPLD 或配置器件进行编程。

## 3.1.3 Quartus II 的主界面

启动 Quartus 比较作品,其默认界面如图 32 所示,由标题栏、菜单栏、工具栏、工程管理窗、工程J 作为。编译状态显示窗梯。是显示窗等部分组成。



图 3.2 Quartus II 的主界面





#### 1. 标题栏

标题栏显示当前工程的路径和设计的工程名称。

#### 2. 菜单栏

菜单栏主要由 File(文件)、Edit(编辑)、View(视图)、Project(工程)、Assignments(资源分配)、Processing(操作)、Tools(工具)、Window(窗口)和Help(帮助)等九个下拉菜单组成。 集中工程、资源分配、操作和工具下拉菜单集中了Ouartus II 软件的主要的操作命令。

(1) Project(工程)菜单主要是对工程的一些操作,其下拉菜单的各菜单项的操作说明见表 3-2。

表 3-2 Project 下拉菜单的各	菜单项
----------------------	-----

Project 下拉菜单项	说 明
Add/Remove Files in Project	在工程中添加或新建设计文件
Revisions	修订上程版本。可创建当前上程的新版本,或选择上程中的一个版本
Archive Project	为工程归档或备份
Generate Tcl file for Project	为 1 程生成 Tel 脚本文件 )
Generate Power Estimation file	产生功率估计文件,
HardCopy II Utilities	」HardCopy,和 HardCopy II 器件相关的功能
Locate	定位功能
Set as Top-level Entity	把当旗、作义打开的文件设置为原层文件
Hierarchy	近用,作权显示的源文件的上。15.34 · 层的文件及项层文件

(2) Assignments(资源分配)来单主要是对 〔程的》 数进行配置,如引脚分配、时序约束、参数设置等。其下拉来单的各菜单项的操作说明见表 3-3。

表 3-3 Assignments 下拉菜单的各菜单项

Assignments/ 下拉菜单项	说 明		
Device	设置目标器件型号		
Assign Pins	打开分配引脚对话框,分配1/O引脚		
Timing Settings	打开时序约束对话框		
EDA Tool Settings	设置 EDA 工具,如 Synplify 等		
Settings	打开参数设置界面, 可对该软件开发的每个步骤设置所需的参数		
Timing Wizard	启动时序设置向导,时序设置包括最大频率、建立时间、保持时间、 时钟至输出延时和引脚至引脚延时及最小时序要求。		
Assignment Editor	分配编辑器,用于分配引脚、设定引脚电平标准和设定时序约束等		
Remove Assignments	删除设定的分配		
Demote Assignments	允许用户降级使用当前较不严格的约束,使编译器更高效地编译分配		
Back-Annotate Assignments	在工程中反标引脚、逻辑单元、LogicLock 区域、节点、布线分配等		
Import Assignments	给当前 工程导入分配文件		
Timing Closure Floorplan	启动时序收敛平面布局规划器		
LogicLock Region Window	查看、创建和编辑 LogicLock 区域约束及导入/导出约束文件		



- (3) Processing(操作)菜单包含了对当前工程执行各种设计流程,如执行综合和适配、 开始布局布线、时序分析和仿真等。
- (4) Tools(工具)菜单用来调用 Quartus ll 软件中集成的一些工具,如编译和仿真工具、 RTL 查看器、Chip Editor(底层编辑器)、PowerPlay Power Analysis Tools(功耗分析)、 SignalTap ll 逻辑分析器、MegaWizard 插件管理器、SOPC Builder 等工具。

#### 3. 工具栏

工具栏中包含了常用命令的快捷图标如图 3.3 所示,每种图标在菜单栏均能找到相应的命令菜单。设计者也可以根据需要将自己常用的功能定制为工具栏的图标,以方便在设计中快速灵活地进行操作。



#### 4. 工程管理窗

工程管理窗用于显示"肯前工程中的'计相关的资源文件'。该窗口左下角有三个标签,分别是 Hierarchy(结构层次)、 Files(文件)和 Design Units(设计)。

别是 Hierarchy(结构层次)、Files(文件)和 Design Units(设计单元)。
(1) Hierarchy 窗口在工程编译前只显示项层模块等,在工程编译之后,此窗口按层次

列出工程中所有的模块。并列出每个源文件所用资源的具体情况。

- (2) Files 窗口凝立口程编译后的所有文件、文件类型有设计器件文件(Design Device Files)、软件文件(Software Files)和其他文件。
- (3) Design Whits 窗口列出了工程编译后的所有单元,如 AHDL 单元、Verilog 单元、VHDL 单元等,一个设计器件文件对应生成一个设计单元,参数定义文件没有对应设计单元。

#### 5. 工程工作区

在工程工作区中显示设计文件(原理图或文本)、器件设置、时序约束设置、底层编辑器和编译报告等,当 Quartus II 实现不同功能时,此区域将打开相应的操作窗口,显示不同的内容,进行不同的操作。

#### 6. 编译状态显示窗

编译状态显示窗主要显示 L程综合、布局布线过程及时间,并列出了 L程模块综合和 布局布线进度条,以及综合和布局布线所耗费的时间。

#### 7. 信息显示窗

信息显示窗显示 Quartus II 软件进行综合、布局布线过程中的信息,如综合时调用源 文件、库文件,及布局布线过程中的定时、警告和错误等。如果显示警告和错误,则会给 出具体的引起警告和错误的原因,以方便设计者查找及修改错误。

#### 第3章 CPLD/FPGA 开发工具 Quartus [



### 8. Quartus II 软件支持的文件类型

在 CPLD/FPGA 设计和开发应用中, Ouartus II 软件支持和产生如表 3-4 所示的文件类型。

表 3-4 Quartus II 软件支持的文件类型

文 件	类 型		
T.程文件	*.qpf, *.qsf, *.qws, *.qdf		
设计文件	*.tdf, *.vhd, *.vhdl, *.v, *.vlg, *.vqm, *.vh, *.edf, *.edif, *.edn, *.gdf, *.bdf		
软件文件	*.c, *.cpp, *.h, *.s, *.asm		
其他源文件	*.inc, *.bsf, *.sym, *.vwf, *.vec, *.stp, *.mif, *.hex, *.lmf		
图形文件	*.gdf, *.bdf, *.bsf, *.sym		
波形/向量文件	*.vwf, *.vec, *.tbl		
逻辑分析文件	*.stp		
内存编辑文件	*.vht, *.vt		
测试输出文件	*.mif, *.hex		
编程下载文件	*.sof, *.pof, *.cdf, *.jam		
脚本文件	*.tcl		
HTML文本格式报告文	*.rpt, *.csf.rpt, *.ssf.rpt, *.html, *.ccs.htm, *.ssf.htm		
输出文件	*.vo, *.vho, *.do, *.do, *.tao, *.pin, *.csv		

# 32 新建一个设计工程

一个设计工程Project)的名称是一个系统设计的总称,它包含了所有的设计文件和设计过程中产生的所有偏助文件。Quartus II 是以十程形式来组织用户的设计文件和关联工程中的所有文件。Quartus II 软件中的工程包括实现成功设计所必需的所有设计文件、软件源文件和其他相关文件。还可以比较工程多个版本的设置和分配,更快、更有效地满足设计要求。

由于编译器、仿真器等是而向工程的,也就是说,编译器编译的是当前的工程名称。因此,要对某个文件进行编译。必须具有与该文件相同的工程名。 般最项层文件名与工程名是相同的。在 Quartus II 中,新建一个设计工程有两种方式: 一种是将原有的 MAX+PLUS II 设计(或工程)转换为 Quartus II 的设计工程; 另一种是使用"File\New Project Wizard(新建工程向导)"命令来建立一个设计工程。表 3-5 列出了 Quartus II 中的工程和设置文件的说明。

表 3-5 Quartus II 中的工程和设置文件

文件类型	说 明
*.qpf	指定用来建立工程和与工程相关修订的 Quartus II 的软件版本
*.qsf	包括配置编辑、底层编辑、设置对话框、Tcl 脚本或者 Quartus [] 可执行文件产生的所有 修订范围内或者独立的分配。工程中每个修订版本有一个QSF
*.qws	包含用户偏好和其他信息,如窗口位置、窗口中的打开文件及其位置
*.qdf	包括所有全局默认工程设置。QSF中的设置将替代这些设置

·旦建立了工程,可以使用 Assignments 菜单打开 Settings 对话框,从工程中添加和 删除设计文件及其他文件。在执行 Quartus II Analysis & Synthesis 期间, Quartus II 软件将 核文件在 Files 页面中显示的顺序来处理文件。可以使用 "Project\Copy Project" 命令,将 整个工程复制到新的目录下,包括工程设计数据库文件、设计文件、设置文件和报告文件, 然后在新目录下打开该工程。如果不存在新目录,Quartus II 将键立该目录。

对于同一工程可以设置和修订多个版本,不同的工程版本为设计中的设计文件指定、保存、使用不同的设置和分配组。同一工程的多个版本并不影响工程的源设计文件。并且可以对设计的任何实体建立修订版本。在通过 Project 菜单打开的 Revisions版本)对话框中可以查看当前工程的所有修订版本、为特定设计实体建立一个修订、删除修订,或者设置一个特殊修订作为当前修订了程版本,以便编译、仿真和进行时序分析。此功能可以为同一个设计实体建立不同的设置和分配,并将这些设置保存为不同的修订版本,以便比较。每一个修订版本都有相应的报告文件,可以打开它,查看并只规则其他修订,比较设置效果和分配更改的结果。可以从比较中输出一个Comma-Separated Values 文件(csv)。

Revision 对话框中的信息显示了特殊修订的顶层设计文学及修订的器件系列。选中标记图标显示当前修订。使用 Create Revision 对话框,成建立新的修订基于当前的修订版本、输入修订的谈明,复制用于建立修订的数据,一世登某个修订版本为当前工程版本。建立修订版本时,Quartus II 软件建立,个一独的 QSF,包括所有与修订相关的设置和分配,并将其放置在设计的项层目录下。

'j MAX+PLUS II 样, Quarus ( ) 外中也可以把当施设计文件设置为项层文件, 变为项层设计实体( 上程)。选择"Project Set as Top-Level Entity" 命令即可。

## 3.2.1 转换 MAX+PLUS II 设计

使用 Quartus II 类转换 MAX+PLUS II 设计(或工程)时, Quartus II 会自动转化 MAX+PLUS II 设计工程, 大工程的分配信息、Quartus II 可以导入 MAX+PLUS II 的所有文件, 但是不能将设计文件保行为 MAX+PLUS II 格式的设计文件, 也不能在 MAX+PLUS II 中打开 Quartus II 工程。

在 MAX+PLUS II 中,工程指定和配置信息保存在 MAX+PLUS II ACF 文件(acf)中,将原有的 MAX+PLUS II 设计(或工程)转换为 Quartus II 的设计工程的方法是: 选择 "File:Convert MAX+PLUS II Project"命令, 弹出 Convert MAX+PLUS II Project 对话框, 如



图 3.4 Convert MAX+PLUS II Project 对话框

图 3.4 所示。可从原有 MAX+PLUS II 工程的 选定 一个 现 有 MAX+PLUS II 工程 的 ACF(acf),或者设计文件,将其转换为一个 新的 Quartus II 工程,包含所有支持的分配,和约束条件。在对话框中单击 "OK"按钮,将自动导入 MAX+PLUS II 分配和约束条件,建立新的 Quartus II 工程所需的所有文件。这些文件包括 Quartus II 工程文件(.qpf) 及含有配置信息的设置文件(.qsf)等。



#### 3.2.2 使用 "New Project Wizard" 命令新建工程

使用 "File\New Project Wizard(新建工程向导)"命令可以上分容易地创建一个设计工程,并为这个设计指定基本设置参数。其新工程的创建步骤如下。

(1) 选择 "File\New Project Wizard"命令,弹出如图 3.5 所示的对话框,需要指定设计 工程的文件存放目录、工程名和最项层的设计实体名。在默认情况下,工程名和项层的设计实体名应该相同。




图 3.5 指定工程的文件存放目录、工程名和顶层实体名对话框

- (2) 单击"Next"接触,弹出添加设计文化对话框。设计者可以通过该对话框将设计文件或功能库添加领设计工程中。这一块边设计时不添加设计文件,待工程建立完毕后再添加需要的设计文件。直接单击"Next"/按钮,弹出如图 3.6 所示的对话框。
- (3) 在图 3/6 所示的对话框中,系统要求设计者选择器件、芯片封装(Package)、引脚(Pin) 和芯片速度(Speed)等。单击"Next"按钮,进入下一步。
- (4) 弹出 EDA Tool Settings 对话框,可以选择第三方的 EDA 工具,对 Quartus II 中的设计工程进行综合、仿真和时序分析。单击"Next"按钮,弹出 Summary 窗口,该窗口将新建工程的各项参数和设置总结并显示出来。单击"Finish"按钮完成 个新工程的创建,此时Quartus II 主界面的工程管理窗显示新建的设计工程名。

在完成设计 L程的创建后,就进入设计输入阶段,设计者可以开始编写顶层设计文件和



图 3.6 选择器件对话框





其他功能模块的设计文件。对于新建的设计工程来说,设计的项层文件名应该与工程名相同。

#### 3.2.3 设计输入

Quartus II 有多种设计输入方式,可以使用文本形式的文件(如 VHDL、Verilog HDL、AHDL等)、存储器数据文件(如 HEX、MIF等)、原理图设计输入,以及第三方 EDA 工具产生的文件(如 EDIF、HDL、VQM 等)。同时,还可以混合使用以上儿种设计输入方法进行设计。设计输入步骤如下。



(1) 设计输入方式选择。选择"File\New"命令,弹出如图 3.7 所示的设计输入文件选择对话框,在"Design File(设计文件)"栏中,分为文本形式的设计输入文件(AHDL File、VHDL File、Verilog HDL File)和附表/原理 图(Block Diagram/Schematic File)设计输入文件。如果以原理图输入方式进行设计,则选择 Block Diagram/Schematic File 这一,则选择 Block Diagram/Schematic File 这一然后单占"OK"按钮,将在工程工作区弹组,个之体为Block1.bdf 的编程窗口,便可进行原理图设计输入。此时的原理图设计输入差原层设计文件。从设于建立工程时的项层文件名相同。(2)代源理图编辑窗口中,输入逻辑功能模块。可

图 3.7 设计输入文件选择对话框

以及第一EdirUnsert Symbol..."命令或双 占编辑窗口中的分别处,将弹出一个如图 3.8 所示的对话框。在 Name

栏内填入模块或元器件符号系,并有"OK"按钮即可。在产知道元器件符号名称时,双击相应符号库目录进行展开;在对应元件库下选择。器件。




图 3.8 元件符号窗口



(3) 以序列信号发生器为例进行原理图的设计输入。在原理图编辑窗口中,输入 4 位 进制计数器 74161 和 8 选 1 数据选择器 74151 功能模块构成如图 3.9 所示的 8 位信号发生器。clk 为时钟输入,clm 为清零信号,输出端 [将产生 01101001 的序列信号。




图 3.9 8 位库列信号发生器

- (4) 将以上原理图设计输入文件放弃,前上程目录中。如设计文件为项层文件,则设计文件名(原理图的扩展名为\*,bd)应该;工程名相同、数外,也可以将现有的设计文件添加到当前工程中,选择"Project Adding & Removing Fleshia a Project"命令,或者选择"Assignments Settings..."命令人将辨用 Settings(飞线道)对话框,在 Category 栏中选中 Filet 文件)项目,即可将项行的设计文件添加到飞前了程中,或者删除当前工程中的设计文件。在执行 Quartus I Adalysis & Synthesix 分成和综合期间,Quartus II 软件将按文件在 Files 页面中设计的剩产来处理文件。可设体用"Project Copy Project"命令,将整个工程复制到新的目录了。包括工程设计数据库文件、设计文件、设置文件和报告文件,然后在新目录下打开该工程。如果不存在新目录、Quartus II 将建立该目录。
- 在图 3.7 所示的设计输入文件选择对话框中,通过文本编辑器可建立 AHDL、Verilog、SystemVerilog、VHDL 设计文件,以及 State Machine(状态机)设计文件,并在层次化设计中将这些文件与其他类型设计文件相组合。选择"Create/Update"命令,可以在当前的设计文件(原理图或文本文件)中建立功能模块(Symbol),然后将其合并到图表/原理图设计文件中。同样,可以建立代表 Verilog HDL 或 VHDL 设计文件的 AHDL Include(包含)文件,并将其合并到文本设计文件中或另一个 Verilog HDL或 VHDL 设计文件中。

## 3.3 编译与仿真工具

建立好工程和项层设计输入文件后,需对工程进行编译和仿真。Quartus II 编译器由 系列处理模块构成,完成对设计工程文件的检销、逻辑综合、提取定时信息、在指定的 Altera 系列器件中进行适配分割,产生的输出文件将用于设计仿真、定时分析和器件编程, 同时产生各种报告文件,包括器件使用统计、编译设置、RTL 级电路显示、器件资源利用

# EDA 技术及数字系统的应用

率、延时分析结构和 CPU 使用资源等。如果工程编译不能通过,说明工程的设计文件存 在语法错误或布局布线错误;如果仿真结果不正确,说明工程的逻辑功能设计存在问题,或电路行为描述有错误等。

#### 3.3.1 编译工具

Quartus II 集成的编译工具中包括分析和综合、适配(布局布线)、配置和时序分析过程等。设计者可以分别进行编译的四个过程,也可以直接执行完全编译让 Quartus II 自动完成整个编译过程。对于某工程进行编译可通过 Processing 菜单或 Tools 菜单,以及工具栏的图标来自动编译。

#### 1. 完全编译

选择"Processing/Start Compilation"命令,在编译状态显示窗中显示编译四个过程的运行状态,如图 3.10 所示。



或者选择"ToolsCompiler Tool"命令。刘克为 MAX+PLUS II 相似的编译工具窗口,如图 3.11 所示。/在此程口单击"Start"接触。也将显示完全编译的过程。



图 3.11 Quartus II 编译工具窗口

在编译过程中,Quartus II 会在信息显示窗中显示编译中的警告、错误和信息,并在编译结束后给出完成的编译报告。在编译过程遇到错误时,Quartus II 会立即终止编译过程,并给出错误信息,双击错误名称,Quartus II 会自动在设计文件描述中定位出错位置。

完全编译包括的四个过程的主要功能如下。

(1) Analysis & Synthesis(分析和综合)的主要功能是将 HDL 语言翻译成最基本的与门、 或门、非门、RAM、触发器等基本逻辑单元的连接关系(网表),并根据要求(约束条件)优 化所生成的门级逻辑连接、输出网表文件。



- (2) Fitter(适配)是根据综合的网表文件进行布局布线,将工程的逻辑和时序要求与器件的可用资源相匹配。如果对设计设置了约束条件,则布局布线器将试图使这些资源与器件上的答源和匹配。优化逻辑设计,否则布局布线器将自动优化设计。
- (3) Assembler(配置)是在完成适配之后进入的环节,这环节 Quartus Ⅱ 会将布局布线结果,连同引脚分配等约束条件配置成为目标器件的输出文件(编程文件)。
  - (4) Timing Analyzer (时序分析)是对整个设计的时序和逻辑性能进行分析。

#### 2. 查看 RTL 视图

RTL Viewer(视图)是 Quartus II 提供的用于显示寄存器传输级原理图的 「具。它也包括层次结构列表,用来列出整个设计网表的实例、基本单元、引脚和网络。设计者可以通过它直观地看到设计文件的电路结构,并可以根据图中的节点回溯到设计描述,验证及优化设计。

要想利用 RTL Viewer 来观察设计的电路结构,必须首先通过选择 Processing Start Start Analysis & Elaboration"命令来分析设计。也可以执行 Analysis & Synthesis 或者进行完全编译,因为这些步骤中包括编译流程的 Analysis & Elaboration 阶段。成功执行 Analysis & Elaboration 后,选择 "Tools'RTL Viewer"命令,采出 RTL Viewer 窗口,如图 3.12 所示。所以,RTL 视图是在综合及布局布线前生成的,对于设计的最终电路结构。




图 3.12 RTL Viewer 窗口

RTL Viewer 窗口分为两部分。左侧是层次列表,以 Instances(实例)、Primitives(基本单元)、Pins(引脚)和 Nets(网络)四种层次结构显示当前设计;右侧是当前设计的 RTL 结构图,如双击某个功能模块,还可以看到其内部的 RTL 结构。RTL Viewer 是一个设计描述调试工具,特别是对于 Verilog HDL、VHDL或 AHDL设计的文本文件,可以通过 RTL Viewer 以原理图形式显示。展助设计者体该准确此非到设计中的问题。

### 3. 利用 Technology Map 视图分析综合结果

Technology Map Viewer 与 RTL Viewer 相似,也提供了原理图表征的电路结构。但是 Technology Map 电路结构图反映的是设计在经过综合与布局布线后的电路连接。所以想要 运行 Technology Map Viewer,必须首先进行 Analysis & Synthesis,或者进行完全编译。成 功进行 Analysis & Synthesis 之后,可通过选择 "Tools/Technology Map Viewer" 命令来显示 Technology Map Viewer 窗口,如图 3.13 所示。它包括一个原理视图及一个层次列表,列出整个设计网表的实例、基本单元、引脚和网络。在原理视图中当鼠标指针停留在模块上时,Quartus II 会显示出当前模块具体占用的芯片资源及互连情况,双击模块,可以看到其内部的 Technology Map 结构。

RTL Viewe 和 Technology Map Viewer 都以原理图形式显示电路结构,是从两个层次分别反映原代码描述和最终布局布线的结果,通过它们可以直观地了解设计描述和编译结果的电路连接,为设计调试提供一种有力的手段。




图 3.13 Technology Map Viewer 窗口

#### 4. 编译参数设置

Quartus II 提供了一系列的起项设置来控制编译流程。这些选项和与工程相关的其他设置。起集成在 Settings 对适胜中,通过选择"Assignments Settings"命令,可弹出该对话框,如图 3.14 所示。在 Category 栏中列出了,程相关的设置项目。本节只介绍分析综合过程和适配过程的多数设置。



图 3.14 Settings 对话框

#### 1) 分析与综合的参数设置

在图 3.14 所示的 Settings 对话框的"Category"栏中选择"Analysis & Synthesis Settings"项目,将在"Setting"对话框中显示分析与综合参数设置,其中常用的设置如下。



- (1) Optimization Technique(最优化技术)区域由 Speed(速度), Balanced(平衡)和 Area(面积): 个单选按组构成。选中 "Speed"单选按组, 综合器将使用更多的逻辑资源去保证综合结果的性能,实现最高的工作频率,如果选中 Area 单选按钮,则综合器将尽量使用最少的逻辑资源,但会牺牲电路的处理速度; Balanced 选项由综合器来平衡而积与速度,是介于 Speed 和 Area 之间的新中选项。
  - (2) Auto Global Options(全局自动选项)区域中的选项只对 MAX 系列芯片起作用。
- (3) Create debugging nodes for IP cores(建立 IP 核调试节点)选项可方便 SignalTap II 等调试工具的使用。
- (4) Auto DSP Block/ROM/RAM/Shift Register Replacement 四个选项是指综合器使用 Altera 的宏功能模块替代设计描述中的相同逻辑。由于 Altera 的宏功能模块对于自己的器件有着专门的优化设计,综合后可获得最佳结果。
- (5) State Machine Processing(状态机的编码方式)栏中可以选择的编码有 Minimal Bits 最少位宽状态编码、One-Hot 编码、User Encoded 用户自定文状态编码。
  - 2) 布局布线的参数设置
- 在 Settings 对话框的 Category 栏中,选择 Fitter Settings 项目,将在 Settings 对话框的右侧显示出如图 3.15 所示的有局布线参数设置。在上常用的设置如下。



图 3.15 布局布线参数设置对话框

- (1) Timing-driven compilation 区域中的选项用于设置布局布线在走线时优化连线以满足时序要求,如 fsu、tco和 fmax 等。这需要花费布局布线器更多的时间去优化以改善时序性能。
- (2) Fitter effort 区域中的选项主要是在提高设计的工作频率与工程编译之间寻找一个平衡点。其中有三种布局布线选项: Standard Fit(标准布局选项)表示尽力满足 f<sub>max</sub>时序约 束条件, 但不降低布局布线程度: Fast Fit(快速布局选项)表示降低布局布线程度, 其编译时间有较大减少, 但设计的最大工作频率也会降低: Auto Fit(自动布局选项)在满足设计的时序要求后降低布局布线的目标要求, 这样可以减少编译时间。对于这个选项, 可以设置使布局布线器在降低布局布线目标要求前必须达到的最小值(在 Desired worst case slack 栏中)。
- (3) Limit to one fitting attempt 选项表示布局布线在达到 个目标(如时序)要求后,将 停止布局布线。



#### 3.3.2 仿真工具

Quartus II 仿真 工具可以仿真整个设计,也可以仿真设计的任何部分。可以指定工程中的任何设计实体为项层设计实体,并仿真项层实体及其所有附属设计实体。仿真分为功能仿真和时序仿真两个阶段。功能仿真上要是验证设计描述的逻辑功能是否正确,不考虑电路中的延时状况。由于功能仿真是在综合和布局布线前进行的,又称为前仿真。时序仿真是在综合和布局布线后进行的,考虑了特定硬件中的逻辑功能和延时,验证的是一种贴近于实际的情况,因此称为后仿真。在 Quartus II 中,时序仿真与功能仿真的方法是非常相似的,下面主要介绍时序仿直。

#### 1. 仿真参数设置

仿真参数设置与综合参数设置一样,也是集成在"Settings"对话框的"Category"栏中,选择"Simulator"项目,将在"Settings"对话框的右侧显光识如图 3.16 所示的仿真参数设置。其中常用的设置如下。

- (1) Simulation mode(仿真模式)栏中包含 Timing(时末)放其、Functional(功能)仿真,以及 Timing using Fast Timing Model(快速模式的时序6.),即在最快的器件速率等级上仿真尽可能快的时序条件。
  - (2) Simulation Input (仿真输入)用于指定恢真的激励文件(.vec 或.vwf 文件)。
- (3) Simulation period(仿真时间)用于设置价值区域周期,即仿真的结束时间。Run simulation until all vector are used 表示在所有激励《开写运行后停止伤套。
- (4) Automatically add pins to smulation output waveforms 表示在仿真输出波形中自动增加所有输出引脚波形。
- (5) Check outputs 用于设置仿真器在仿真报告认得出目标波形输出与实际波形输出的不同点。
  - (6) Glitch detection(毛刺检测)用于设置检测多少纳秒的信号为毛刺。
- (7) Simulatory coverage reporting 是报学所真代码覆盖率。它用来衡量测试激励及设计文件的执行情况, 还可以验证激励是否完备,是检验代码质量的一个重要手段。




图 3.16 仿真参数设置对话框



#### 2. 时序仿真

以图 3.9 所示的 8 位序列信号发生器为例,其时序仿真的具体操作步骤如下。

(1) 打开仿真波形编辑窗口,建立仿真波形文件。仿真波形文件(.vwf 文件)是 Quartus II 自定义的仿真文件,选择 "File\New"命令,在弹出的图 3.7 所示的设计输入文件选择对话框中,选择 Other File 选项卡。再选中 Vector Waveform File 项目,并单击 "OK"按钮,可以看到 Quartus II 自动打开名为 Waveform I.vwf 的仿真波形编辑窗口,如图 3.17 所示。



图 3.17 仿真波形编辑设立

- (2) 设置仿真时间区域。将仿真时间设置在一个理的时间区域(默认值为 1µs)。选择 "Edit/End Time..."命令,在弹出的 End Time (以使中进行设置,然后单击"OK"按组即可。
- (3) 在伤真波形编辑窗口中添加信义董志 新建的伤真波形文件是没有内容的空文件。 在伤真波形编辑窗口左边空门处双击,如山 Insert Node or Bus 对话框,可以在这里直接填入信号名称并逐个添加伤真信号。也可以单击"Node Finder"按钮,打开 Node Finder 对话框,如图 3.18 所示。




图 3.18 Node Finder 对话框

在 Filter 栏中选中 Pins:all 后,单击 "List" 按钮列出设计中所有的引脚,选中需要仿真的信号将其添加到右侧列表框中,单击"OK"按钮即可完成信号输入。

(4) 编辑输入波形。利用波形编辑 [具(图 3.19)绘制输入信号波形(图 3.17)。将新建的 仿真波形文件保存,其文件名与项层文件名相同(如 seq8.vwf)。这样就建立好了仿真输入 文件。



不定态 1值 弱信号 高电平 反相值



图 3.19 波形编辑工具图标

(5) 执行仿真, 选择"Processing)Start Simulation"命令即可启动仿真, 完成之后 Quartus II 自动弹出 Simulation Report(仿真报告)窗口, 如图 3.20 所示。在窗口左侧提供了仿真报告, 右侧显示了仿真结果。





图 3.21 Simulator Tool 窗口

另外,这正以用其他方式来设置仿真参数、运行价,和显示仿真结果。选择"Tool\Simplifier Tool"命令,将弹出 Simulator Tool (1),如图 3.21 所示。在其中可以指定要执行的仿真类型、仿真所需的时间、激励源及其他仿真选项。单击"Start"按钮开始仿真,传系统完成仿真后单击"Report"按钮,同样也将显示如图 3.20 所示的仿真结果窗口。

(6) 仿真结果验证。在伤真报告(结果)窗口中通过有效的输出波形来验证工程设计是否达到预期的逻辑功能和时序要求。由于仿真输入波形和仿真结果波形是两个独立的窗口(与 MAX+PLUS II 的仿真波形窗口不同),若激励信号不正确,可在仿真输入波形窗口中修改激励波形重新运行仿真,仿真报告(结果)窗口中将显示仿真结果。

#### 3.3.3 时序分析工具

Quartus II 的时序分析工具可用于分析设计中的所有逻辑,并有助于指导 Fitter(适配)达到设计中的时序要求。默认情况下,时序分析作为完全编译的一部分自动运行、分析和报告时序信息,其内容包括建立时间(tst)、信号保持时间(ta)、时钟至输出延时(tco)、引脚



至引脚延时(fpn)、最大时钟频率(fmax),以及设计的其他时序特性。当提供的时序约束或 者默认设置有效时,时序分析报告迟滞时间。可以使用时序分析工具生成的信息分析、调 试和验证设计的时序性能。

#### 1. 指定时序要求

通过 Assignments 菜单使用 TimingWizard、Settings 对话框和 Assignment Editor 命令,可以指定整个 「程、某个特定的设计模块、节点或者单独的引脚所需要的时序要求。在完全编译期间自动进行时序分析或在初始编译之后单独进行时序分析。

与综合参数设置一样,在 Settings 对话框的 Category 栏中,选择 Timing Requirements & Options (时序约束与选项)项目,将在 Settings 对话框的右侧显示出如图 3.22 所示的时序分析要求。



图 3.22 时序约束与洗项对话框

在 Delay requirements(延迟约束)区域中的选项用于设置工程寄存器时间延迟参数。在 Clock Setting 区域中的选项是设置工程所要求的最高时钟频率。如果未挤定时序要求设置或选项,时序分析工具将使用默认设置运行分析。默认情况下,时序分析计算并报告每个寄存器至寄存器延时的 $f_{MAX}$ ,每个输入寄存器的 $f_{SU}$ ,每个输出寄存器的 $f_{CO}$ ,所有引脚至引脚路径间的 $f_{PD}$ ,保持时间、最小 $f_{CO}$  及当前设计实体的最小 $f_{PD}$ 。提供约束条件或采用默认设置时,将报告迟滞时间。

#### 2. 时序分析

指定时序设置和约束之后,就可以通过完全编译自动运行时序分析工具。完成编译之后,也可以使用"Processing\Start\Start Timing Analyzer"命令重新单独运行时序分析,或者使用"Processing\Timing Analyzer Tool"命令运行最快时序模型的时序分析。使用"Processing\Start\Start Early Timing Estimate"命令可以在适配完成之前,生成早期时序估算的数据。

如使用"Processing'Classic Timing Analyzer Tool"命令,将弹出 Timing Analyzer Tool (时序分析工具)窗口,如图 3.23 所示。该窗口提供 个可选界面,用来控制时序分析,单 击 "Start" 按钮启动时序分析。它类似于 MAX+PLUS II 中的 Timing Analyzer 界面。可以快速查看时序分析结果摘要、寄存器延迟、建立保持时间等。单击"Report"按钮,将在弹出的 Compilation Report(编译报告)窗口中查看详细的时序分析结果。"List Paths"按钮用来显示统定路径的位验延时。



图 3.23 阵序分析工具窗口

3.4 编程下载

编程下载是指述设计工程文件经过综合后、与的编程数据文件下载到具体的 CPLD/FPGA 芯片中的过程。不同类型的 CPLD(FPGA 会使用不同的方法将编程文件下载到器件芯片中。通常、位于 CPLD 的下载称为编程(Program),对于 FPGA 中的 SRAM 进行直接下载称为配置(Configure)。

## 3.4.1 指定器件和分配引脚

指定器件和分配引脚可以在完成工程建立和设计项层文件后进行,如果在综合适配的没有指定器件和分配引脚,那么 Quartus II 将自动指定器件和分配引脚来综合适配设计工程文件。为了对具体的 CPLD/FPGA 进行编程和配置,需要指定器件和引脚锁定。其步骤如下。

- (1) 指定器件,通过选择 "Assignments'Settings"命令,在弹出的 Settings 对话框中的 Category 栏中,选中 "Device(器件)"项目,将在 Settings 对话框的右侧显示出如图 3.24 所示的器件设置页面。可以设置包括器件类型、型号、封装形式、引脚数和速度等。
- (2) 选择配置器件的工作方式。单击图 3.24 中的"Device & Pin Options..."按钮,进入如图 3.25 所示的选择窗口。选择"General"选项卡,在"Options"栏中选中"Auto-restart configuration after error"复选框,使 FPGA 配置失败后能自动重新配置,并可以加入 JTAG 用户编码。





图 3.24 器件设置页面

- (3) 配置器件的编程方式。在图 3.25 中,选择Configuration(配置)选项卡,进入如图 3.26 所示的页面窗口。在 Configuration scheme 村、 通过下拉菜单选样其中一种**情误! 链接无效。**如选择主动申行模式 Active Serial,则对 Viff的 Flash 配置器件(EPCS1、EPCS4、EPCS16 和 EPCS64)进行编程。如选择被或收入分入 Passive Serial,则对专用的 E<sup>2</sup>PROM 配置器件(EPC1、EPC3、EPC4、EPC8 和 EPC16)进行编程。具体的意义器件型号在 Use Configuration device 栏中进行选择。
- (4) 未使用引脚的设置。选择 Unused Pins(未使用头脚)选项卡,进入如图 3.27 所示的负面 窗口。在设计中对没有使用的器件引脚有三种处型方式。输入引脚为高阻态,输出引脚为低电 平、输出引脚的状态不足。一般情况选择第一项。避免未使用的引脚对应用系统产生影响。



图 3.25 选择配置器件的工作方式



图 3.26 配置器件的编程方式



图 3.27 未使用引脚的设置

(5) 分配引脚,通过选择"Assignments Pins Planne"命 弹出的窗口如图 3.28 所示,对设计工程的全部输入和输出引脚进行分配,保存设计并对此窗口,即完成整个设计工程的引脚锁定。

在图 3.28 所示的分配编辑窗口中,选中之中一个端口名(输入和输出端口名),再双击 Location 栏,弹出的下拉菜单中列出(器件基片可以使用的全部 I/O 引脚,选中其中一个引脚号(如 clk 选择的引脚为 28)。重数文件的操作即可。

除了上面提到的引脚分配方法;这可以直接编辑 Q3F 处本文件对引脚进行分配。引脚的分配信息保存在工程文件来中与工程同名的文件;这可以可以通过编写,qsf 文件来改变 或设定引脚。



图 3.28 分配编辑窗口

(6) 分配引脚后还需要对设计工程进行重新编译,将引脚信息配置到编程下载文件 (.sof或.pof)中。





#### 3.4.2 配置器件

在完成设计输入、完全编译和仿真分析之后,配置器件是 Quartus ll 设计流程的最后 ·步,目的是将设计工程配置到目标器件中进行硬件验证。配置器件通常需要 CPLD/FPGA 的开发板或实验板的支持,并且通过下载电缆线将运行 Quartus ll 的 PC 与目标器件开发板 进行连接,然后由 Quartus ll 提供的 Programmer(编程)工具进行器件配置。其步骤如下。

- (1) 启动 Programmer 工具,选择 "Tools\Programmer"命令,或者单击工具栏中的图标题,弹出 Programmer 工具窗口,如图 3.29 所示。
- (2) 设置下载电缆,如果是第一次编程下载,必须设置下载电缆才能对器件进行配置。 在图 3.29 的左上角,单击"Hardware Setup..."按钮,将弹出 Hardware Setup(硬件设置) 对话框,再单击"Add Hardware"按钮,在 Hardware type 栏中选择合适的下载电缆类型。 Altera 提供的下载电缆类型有以下几种。
  - ① ByteBlaster: Altera 较早的下载电缆类型,使用并行(LLPT)对器件配置。
- ② ByteBlasterMV or ByteBlaster II: Altera 提供的混合工作新型的下载电缆类型,同样使用并行口(LPT)对器件进行配置。
  - ③ MasterBlaster: 使用 RS-232 串行口(COM) 下坡电缆类型对器件进行配置。
  - ④ USB-Blaster: 使用 USB 接口的下载电缆 型。
  - ⑤ EthernetBlaster: 使用 RJ-45 网络按口的下载电缆类型。



图 3.29 Programmer 工具窗口

## 3.5 设计优化及其他设置

设计优化主要包括节省占用 FPGA 的面积和提高设计系统运行速度两个方面。这里的"面积"是指 个设计所消耗的 FPGA 的逻辑资源的数量, 般以设计占用的等价逻辑门数来衡量。"速度"是指设计的系统在目标芯片上稳定运行时能够达到的最高频率,它与设计的时钟周期、时钟建立时间、时钟保持时间、时钟到输出端口的延迟时间等诸多因素有关。



#### 3.5.1 面积与速度的优化

打开刚才的工程——SUM8, 然后选择"AssignmentSettings"命令,弹出设置窗口。 在对话框的左边的"Category"栏下,列出了很多可设置的对象,包括 EDA Tools Settings、 Compilation Process Settings、Analysis & Synthesis Settings、Fitter Settings、Timing Settings Simulator 等,读中要设置的项目,在窗口的右边显示供设置的选项和参数,如图 3.14 所示。

在"Analysis & Synthesis Settings"页面,用于设计在分析与综合时的优化设置。在该页面的"Optimization Techniques"栏中,如图 3.14 所示,提供了 Speed(速度)、Balanced(平衡)和 Area(面积)):种优化选择,其中 Balanced 是软件默认的优化选择。如果对 Speed 或 Area 有特殊的要求,则选中相应的选项。

#### 3.5.2 时序约束及设置

#### 3.5.3 适配设置

在 Settings 对话框中,单击 Category 栏中的 Fitter Settings 项目,出现 Fitter Settings 设置页面,如图 3.30 所示。此政值用字布局布线器的核制。这里需要设置的主要是布局布线的策略(Fitter Effort), 存。种模式可供选择:标准模式Gatandard Fit),快速模式(Fast Fit)和自动模式(Auto Fit)。标准模式需要的时间比较长。。们可以实现较高的最高频率(f<sub>MAX</sub>);快速模式可以节符 55%分解译时间。但会使振动频率有所降低;自动模式在达到设计要求的条件下,自动飞速最高频率和编译时间。




图 3.30 Fitter Settings 设置页面





#### 3.5.4 功率分析

在 Quartus II 中, PowerPlay 功耗分析 [ 具提供的界面,使用户能够在设计过程中估算静态和动态 功耗。利用 PowerPlay Power Analyzer Tool 进行功耗 分析,可产生功耗报告,显示模块类型和实体,以 及消耗的功率。

首先运行 Analysis & Synthesis 和 Fitter 之后,然 后选择"Processing/PowerPlayPower Analyzer Tool" 命令,弹出一个窗口,如图 3.31 所示。在功耗分析中, 可以使用 Simulator 生成的 SAF 文件(Signal Activity File)或其他 EDA 仿真工具生成的 VCD 文件(Value Change Dump)作为功耗分析输入。然后单击功耗分析 窗口中的"Star"按钮,启动功耗分析,一个状态条 将显示处理时间。功耗分析完成时,单击"Repor" 按钮,显示一个功耗分析的报告"Repor"窗口。



图 3.31 功率分析设置对话框

## 3.6 器件库和参数化宏功能模块

在 Quartus II 中,提供了许多有内心大平元模块,它们是构建复杂或高级系统的重要组成部分,广泛用于嵌入式系统设力。 宏功能模块(Megagunetions)和参数可设置模块库(Library of Parameterized Modelly。 \(\mathbf{LPM}\) 以户例是基于 Altera。满过市结构做了优化设计。宏功能模块是经过测试和优化的。参数化的具有知识产模(加)的模块,它们能充分地利用所要使用的可编程器件的结构。 通过使用宏单元模块模 (LPM) 函数,设计名可以将注意力集中在提高系统级的性能上。而不必重新设计。来通用功能模块。

## 3.6.1 元件序和宏单元库

(Adder)

Quartus II 开发工具为设计者提供的基本宏功能模块,从功能上可分为时序电路宏模块、运算电路宏模块和存储器宏模块,元件符号窗口如图 3.8 所示(本章 3.2.3 节设计输入)。

基本几件库(Primitives)主要包括与门、或门、与非门、或非门、异或门、输入/输出端口、缓冲器、触发器和锁存器等。MAX+PLUSII库是具有一定功能的宏模块,常用的逻辑功能已设计成为一个函数模块。其中包括 74 系列数字集成电路的逻辑功能,为设计数字系统提供方便。表 3-6 列出 MAX+PLUSII库的主要宏模块。

类 型	宏模块名称	说 明
	8fadd, 8faddb	8 位全加器
	7482	2位 进制数全加器
加法器	7483	快速进位 4 位全加器

74183 74283

74385

表 3-6 MAX+PLUS II 库的宏模块

双进位保留全加器

4位 进制超前进位全加器

带清零端 4bit 加/碱法器





类	型	宏模块名称	说 明
607 IN 1881	AL DA EL	74181	4位算术逻辑单元/函数(功能)发生器
算术逻辑单元 (Arithmetic Logic	74182	超前进位产生器	
	74381	4位算术逻辑单元	
Uni	its)	74382	超前进位产生器
		74240	八反相缓冲器/线驱动器
		74244	八同相缓冲器/总线驱动器
		74365	六同相缓冲器/线驱动器
		74366	六反相缓冲器/线驱动器
缓冲器	(三态)	74367	六同相缓冲器/线驱动器
(Buf	fer)	74368	六反相缓冲器/线驱动器,
		74465	八总线缓冲器
		74466	八反相缓冲器
		74468	八反相缓冲器。
		74541	八总线缓冲等
		8mcomp	8位数10比较器
		7485	<b>文</b>
比较	2器	74518	<b>多</b> 位等值检测器
(Comp	arator)	74684	8位数值/等值比较影。
		74686	8 位数值/等值值较器
		74688	8位等值检测器
转换	4番	74184	BCC . 建制码转换器
(Conve	erters) V	74185	Turnis-BCD 转换器
	1	gray4	格雷码计数器
		unicnt	全能 4 位左/右移、加/减计数器(异步清除、并入)
		l 6cudslr	16 位左/右移、加/减计数器(异步预置、清除)
		4count	4位加/减计数器(并行输入、异步清除)
		8count	8 位加/减计数器(同步并行输入)
计器	Lun	7468	双十进制计数器(BCD 码输出)
		7469	双 4 位 二进制计数器
(Cou	nter)	7490	二-五-十进制计数器
		7492	十二进制计数器
		7493	4位 进制计数器
		74160	十进制计数器(同步并入、异步清除)
		74161	4位 进制计数器(同步并入、异步清除)
		74162	十进制计数器(同步并入、清除)









续表 迷 刑 宏模块名称 領 胴 4 位二进制计数器(同步并入、清除) 74163 74168 同步十进制加/减计数器 同步 4 位 二进制加/减计数器 74169 可预置上进制计数器 74176 74177 可预置 4 位二进制计数器 同步十进制加/减计数器(异步并入) 74190 同步 4 位 二进制加/减计数器(异步并入) 74191 74192 同步上进制加/减计数器(异步清除) 74193 同步 4 位 二进制加/减计数器(异步清除) 一 五 十进制计数器(可预置) 74196 74197 二-八-十六进制计数器和预 二-五-十进制计数器 74290 74292 可编程分颖器/数字定时器 74293 :八 | 入 | 数器 74294 可编程分频器/数字定时器 计粉架 74390 (Counter) 74393 X 4 位 .进制计数器(异步消除) 74490 双上进制计数器 上进制加强计划器(分以并入) 743681 74569 4 位 进制加强计数器(异步并入) 74590 , 选制: 数器(带三态输出) 837 建制计数器(可预置) 74592 同學 进制加/藏计数器 74668 同步 4 位二进制加/减计数器 74669 74690 同步十进制计数器(3s、异步清除) 同步 4 位 (进制计数器(3s、量步清除) 74691 74693 同步 4 位 :进制计数器(3s、同步清除) 74696 同步十进制加/减计数器(3s、异步清除) 74697 同步 4 位 :进制加/减计数器(3s、异步清除) 同步上进制加/减计数器(3s、同步清除) 74698 74699 同步 4 位 进制加/减计数器(3s、同步清除) 16dmux, 16ndmux 4线-16线译码器 4线-10线译码器(BCD 码输入) 7442 译码器 7445 BCD-十进制译码器 (Decoder) 4线-七段译码器/驱动器 7447 4线-七段译码器/驱动器

7448





类 型	宏模块名称	说 明
	7449	4线一七段译码器/驱动器
	74137	3线~8线译码器(带地址锁存)
	74138	3线8线译码器
译码器	74139	双 2 线 4 线译码器
(Decoder)	74154	4线-16线译码器
	74247	BCD-七段译码器
	74248	BCD-七段译码器
	74445	BCD-十进制译码器
数字滤波器 (Digital Filter)	74297	数字锁相环滤波器
Ada YIII KKI	74147	10 线-4 线编码器(BCD (输出)
编码器	74148	8线-3线编码器
(Encoder)	74348	8 线-3 线优先编码器(3s)
	explatch	D锁存器
	norltch	SR MAN
	7475	4. 双稳态锁存器
	74116	双4位锁存器(消除)。
	7425	8位可寻址锁有器连线 8线译码器
	74373	8位D锁存款(3)/1
锁存器	74604	8位2进Y选择器/锁存器(3s)
(Latch)	74841	10米-D 铁存器(3s)
V	74843	9 位 5 致 D 锁存器(3s)
	74846	8 位总线 D 锁存器(3s)
	74990	8 位读取锁存器
	mult2	2 位乘法器
	mult24	4×2 位 二进制乘法器
	mult4	4位二进制乘法器
	74261	2位 进制乘法器
乘法器	74284	4位 进制乘法器(结果取高 4位)
	74285	4位 进制乘法器(结果取低 4位)
(Multiplier)	21mux	2选1多路选择器
	81mux	8选1多路选择器
	161 mux	16选1多路选择器
	74151	8选1多路选择器
	74153	双 4 选 1 多路选择器



## 第3章 CPLD/FPGA 开发工具 Quartus []



续表

类 型	宏模块名称	说 明
	74251	8 选 1 数据选择器(3s)
乘法器	74253	双 4 选 1 数据选择器(3s)
	74352	双 4 选 1 数据选择器(输出取反)
(Multiplier)	74354	8 选 1 数据选择器(3s)
	74398	2选14输入转换器(存储)
	7470	与门输入 JK 触发器(预置、清零)
	7471	与或门输入 JK 触发器
	7474	双 D 触发器(异步预置、清零)
	7476	双 JK 触发器(异步预置、清零)
	74107	双JK触发器
	74112	双JK 触发器(下降沿触发)
	74171	4 位 D 触发器(清零)
	74174	6位D触发器(激学)
寄存器	74175	4位D触收器指令
(Register)	74273	4位JK 触发器(预置、清零)
	74374	9 (7 於触炎器(3s)
	74377	X4-D 触发器(带使能端)
	74378	6位 D 触发器(带使能端)
	74398	8位有储器/寄存器/
	74348	8 位 X2 寄在器 5
	74821	10 位总线触发器(3s)
	/74823	9 传草线刺发器(3s)
V	74826	976是线触发器(3s、反相输出)
$\sim$	Barrelst, barristb	8 位双向移位寄存器(并入)
	74164	8 位移位寄存器(串行输入、并行输出)
	74165	8 位移位寄存器(并行输入、串行输出)
	74179	4位并行存取移位寄存器(串行输入)
	74194	4位双向移位寄存器(并入)
	74195	4 位移位寄存器(并行存取、串行输入)
移位寄存器	74198	8位双向移位寄存器(并行存取)
	74199	8 位移位寄存器(并行存取、串行输入)
	74299	8 位双向通用移位寄存器
	74589	8 位输入锁存、串行输出移位寄存器(3s)
	74595	8 位移位寄存器(3s)
	74671	4 位通用移位寄存器/锁存器(3s)
	74674	16 位移位寄存器(3s)
存储寄存器	7498	4位 X2 数据选择器/存储器
1万曜 可介含	74278	4 位可级联优先寄存器





类 型	宏模块名称	说 明
	7400	NAND2 Gate
	7402	NOR2 Gate
	7404	NOT Gate
	7408	AND2 Gate
	7410	NAND3 Gate
	7411	AND3 Gate
	7420	NAND4 Gate
	7421	AND4 Gate
	7423	Dual 4-Input NOR Gate with Strobe
	7425	Dual 4-Input NOR Gate With Strebe
	7427	NOR3 Gate
	7428	Quad 2-Input Positive NOR Buffer
	7430	NAND8 Gate
J. Arradik ed. dak ele mir	7432	OR2 Gate
小规模功能电路	7437	Quad 2-Input Positive NAND Buffer
(SSI Functions)	7440	Qual Imput Positive NAND Buffer
	7450	Out 2-Wide 2-Input AND-OR-INVERT Gate
	7451	Dual AND-OR-INVERT Gate
	7452 1	AND-OR Gate
	7453	Expandable 4-Wor AND-OR-INVERT Gate
	7454	4-Wide AND-OR-INVERT Gate
	7455	2-Wirle, 4-Input AND-OR-INVERT Gate
. 1	7464	412 12-Input AND-OR-INVERT Gate
	7486	XOR Gate
^	74133	13-Input NAND Gate
	74134	2-Input NAND Gate with Tri-State Output
	74135	Quad XOR/XNOR Gates
	74260	Dual 5-Input Positive NOR Gates
	74386	Ouad XOR Gate

参数化宏功能模块(Megafunctions/LPM)提供了参数可设置的宏单元,它们是一种复杂的逻辑函数模块的集合,可在逻辑设计中任意定制和引用。具体地说,一些模块的各种参数是由电路设计者为了适应设计电路的要求而定制的(或配置),通过修改宏功能模块的某些参数、定制需要的功能模块,从而达到系统的设计要求,使得基于 EDA 技术的电子设计的效率和可靠性有了很大的提高。用户也可以自己建立元件库为更复杂的系统提供换。该宏功能模块被系统自动地安装在 Aitera\90\quartus\libraries 目录中,分为门函数模块、运算部样模块和存储部件模块,见表 3-7。在原理图设计中宏功能模块可直接看作元件进行任意调用。有关功能模块的详细信息参阅 Quartus ll 的 Megafunctions/LPM 帮助信息。









类 型	宏功能模块名称	说 明
[] (Gates)	lpm_and	参数设置的"与"门
	lpm_or	参数设置的"或"门
	lpm_inv	参数设置的反相器
	lpm_xor	参数设置的"异或"门
	lpm_mux	参数设置的多路选择器
	lpm_decode	参数设置的译码器模块
	lpm bustri	参数设置的 : 态缓冲器
	lpm_clshift	参数设置的组合移位模块
	lpm constant	<b>参数设置的恒定振荡器模块</b>
运算部件 (Arithmetic Components)	altaccumulate	参数设置的累加器 /
	altecc decoder	<b>参数设置的纠错码</b> (补)
	altecc_encoder	参数设置的纠错码编码器
	altfp_abs	参数设置的摆点更有值
	altfp_add_sub	参数设置的 点加法/减法模块
	altfp_compare	参数设置的浮点比较器模块
	altfp_convert	多数改置的浮点计数器模块
	altfp_div	<b>一</b>
	altfp_exp	参数设置的浮点指数块块
	altfa log	参数设置的浮块对数划块
	alffp_sqr	参数设置的 基 方根模块
	allmutt_add	参数设置的乘法_加法模块
	altsqrt	<b>参</b> 被设置的开平力模块
	lpm_abs	参数设置的绝对值
	lpm_add_sub	参数设置的加法/减法模块
	lpm_compare	参数设置的比较器模块
	lpm_counter	参数设置的计数器模块
	lpm_mult	参数设置的乘法器模块
	lpm_divide	参数设置的除法器模块
存储部件 (Storage	altdpram	参数设置的双口 RAM
	alt3pram	参数设置的三口 RAM
	Lpm_ff	参数设置的触发器(D 触发器和 T 触发器)
	Lpm_latch	参数设置的锁存器组件
	lpm_ram_dg	具有独立输入和输出端口的随机存取存储器(RAM)
Components)	lpm_ram_io	具有一个单 I/O 端口的随机存取存储器(RAM)
Components)	lpm_rom	只读存储器(ROM)
	Csdpram	循环分配双端口随机存取存储器(RAM)
	lpm_fifo	参数设置的单时钟先进先出存储器(FIFO)
	lpm fifo dc	参数设置的双时钟先进先出存储器(FIFO)



#### 3.6.2 自定制宏功能模块

Quartus II 开发工具为设计者提供了"MegaWizard Plug-In Manager",即 MegaWizard 管理器。它可以为设计者建立或修改参数化宏功能模块。它提供了一个供自定制和参数化宏功能模块使用的图形界面(GUI)向导,帮助设计者轻松地为自定制宏功能模块设置参数和选择需要的输入输出端口,生成设计者所需要的功能模块(bsf)和 HDL 源文件。

下面通过创建一个六十进制计数器宏功能模块,介绍 Mega Wizard 管理器的使用方法,其步骤如下。

- (1) 在菜单栏中选择 "Toot/MegaWizard Plug-In Manager" 命令,或者在图 3.8 所示的 元件符号窗口中单击 "MegaWizard Plug-In Manager" 按钮, 启动 MegaWizard 管理器向导, 出现如图 3.32 所示的对话框。
- (2) 选中 Create a new custom megafunction variation 单选按钒创建一个新的自定制宏功能模块,单击"Next" 按钮、弹出如图 3.33 所示的对话柜,对话更不侧为宏功能模块库,包括运算部件模块(Arithmetic)、门模块(Gates)、存储部件模块(Memory)、DSP 模块、接口模块(Interfaces)等,选择 arithmetic\LPM\_COUNTER 采身。并填入自定制宏功能模块输出的路径和符号名称,如 E:\altera\_90\90\book\counted\_cum\60。单击"Next" 按钮,弹出如图 3.34 所示的对话框。
- (3) 在图 3.34 中填入输出信号的位数为长、并选中 Up only(加法计数)单选按钮,单击"Next"按钮,弹出如图 3.35 所示的次元件。
- (4) 将计数器宏模块设置为入 透射计数器。并选业 Yarry-out(进位输出)复选框,单 击 "Next" 按钮, 弹出如图 3.50分示的对话框。
- (5) 选中异步清零选项,单击"Next"按钮,进入支持一个弹出的窗口,再单击"Finish"按钮,即完成了六十进制计数器宏模块的设置设设制),在以后的设计时就可以调用这个名为 cunt60 的功能表决。



图 3.32 MegaWizard 管理器对话框




图 3.33 选择宏功能模块输出的路径和符号名称







图 3.34 选择计数器类型和输出信号的位数



图 3.35 计数器设置为六十进制




图 3.36 设置计数器异步清零端



# EDA 技术及数字系统的应用

图 3.37 所示是调用 cunt60 模块构成的六十进制计数器电路, 其仿真波形如图 3.38 所示。






图 3.38、大龙制计数器的仿真波形

## 3.6.3 嵌入式存储器和锁相环模块

Quartus II 除包含了许乡有凡的宏功能模块外、设建压了与 Altera 特定器件有关的宏功能模块,只有使用这些宏荣块了可以应用 Altera 特定器件的硬件功能,如存储器。DSP 块、LVDS 驱动器、PLL、SERDES 和 DDIO 等分能模块。定制这些与硬件有关的宏功能模块,其方法与前面、组份自定制宏功能模块相致。下面介绍嵌入式存储器(ROM)和锁相环(PLL)模块的设置和逐步。

#### 1. 定制 ROM 元件

只读存储器 ROM 是存储器中结构较简单的一种,它的存储信息需要事先写入,在使用时只能读取,不能写入。ROM 具有掉电后信息不会丢失的特点。利用 PPGA 器件可以实现 ROM 的功能,但是它不是真正意义上的 ROM,因为掉电后,包括 ROM 单元在内的 FPGA 器件中所有信息都会丢失,再次工作时需要外部存储器重新配置。也就是说,FPGA 影件中的 ROM 数据是由外部存储器在对 FPGA 配置时一起写入的,因此需要事先建立 ROM 的初始化数据文件(\*.mif)。

利用 MegaWizard 管理器来定制 ROM 宏功能模块, 其具体设计步骤如下。

(1) 打开 MegaWizard 管理器。在 Quartus II 界面,选择 "Tools\MegaWizard Plug-In Manager" 命令,弹出如图 3.32 所示的对话框。选择 Create a new custom megafunction variation 选项 创建一个新的自定制宏功能模块,单击 "Next" 按钥,弹出如图 3.33 所示的对话框。选择 Memory Compiler \ROM:1-PORT 选项,并填入自定制宏功能模块输出的路径和符号各称,如 E: altera\_90\90\book\count60\rom\_8,单击 "Next" 按钥,弹出如图 3.39 所示的对话框。





图 3.39 选择 ROM 的数据位常和字数

(2) 选择 ROM 的控制线、地址线和数据线、在 3.39 所示的对话框中,选择数据位 宽和字数分别为 8 和 256(即地址位数为 8)。 (1) 选择单时钟控制方式。单击"Next"按银,在弹出的对话框中,选择 ROM 的时钟使优 clien 和清零 aclr 输入控制端(可以不选)。再单击"Next"按钮,进入下一个对话框,加制 3.40 所示。



图 3.40 指定 ROM 的初始化数据文件

(3) 指定 ROM 的初始化数据文件(.mif)。在图 3.40 所示的对话框中,如果已经有初始 化数据文件,只需要找到 MIF 文件;如果还没有建立 ROM 的初始化数据文件,则先指定 MIF 文件名(如 rom8\_256.mif)和石放的文件夹,然后再建立初始化数据文件(其名称与前面 指定的 MIF 文件名相同)。"Allow In-System Memory ..."选项表示 Quartus II 能通过 JTAG 接口对下载到 FPGA 中的 ROM 内容进行在系统测试和读写。





(4)选择 ROM 的输出文件。在图 3.40 中,单击 "Next"按钮,最后进入如图 3.41 所示的 MegaWizard 管理器输出的文件类型对话框。该对话框上要用于选择生成 ROM 的输出文件,MegaWizard 管理器输出的文件类型鬼表 3-8。单击 "Finish" 按钮,产生 ROM 的输出文件,完成了定制 ROM 元件。下面还需要建立 ROM 的初始化数据文件 (rom8 256.mif)。




图 3.41 选择 ROM 的输出文件 表 3.67 MedaWizard 管理器输出的文件类型

文件类型	<b>東</b>	
*.vhd	VHDL 的源文件	
*.v	Verilog HDL 的源 数据	
*.tdf	AHDL的源文件	
*.inc	inc AHDL设计中使用的包含文件	
*.cmp	组件声明文件	
*.bsf	在图形编辑中使用的宏功能模块符号	
*inst.vhd	宏功能模块文件中实体的 VHDL 示例	

### 2. 建立 ROM 的初始化数据文件

为了将数据装入 ROM 中,需要建立 MIF 文件(文本文件),其方法有许多种,下面让要介绍两种。

- (1) 一种初始化 ROM 的方法是手 L输入,适于数据量不大的情况。利用 Quartus II 自带的设计输入 Memory initization File 来建立 MIF 文件。
- 在 Quartus II 界面下,选择 "File\New"命令,在弹出的如图 3.7 所示的设计输入文件选择对话框中,选择 Memory File\Memory initization File 项目,并单击"OK"按钮,进入 Number of Words & Word ...对话框,如图 3.42 所示。填入 ROM 需要的字数(为 256)和字长(为 8)。单击"OK"按钮,进入如图 3.43 所示的 ROM 数据表格对话框。







图 3.42 设定 ROM 的字数和字长

图 3.43 ROM 数据表格对话框

在 ROM 数据表格对话框中,填入ROM 的数据。可以看击 Addr 的某个地址,弹出 Address Radix(地址基数)和 Memory Racin(数据基数)快捷菜单。可显示如下几种基数数制模式。Binary( 过烟)、Hexadecinal (不过调)、Octalx(设则、Decimal(有符号或无符号上进调)。完成对 ROM 数据表格的填入后,保存此数据一种,按照定制 ROM 元件的第三步,将 MIF 文件保存到。指定存放的文件夹中,并认可取的文件名和指定 MIF 文件名(如 rom8 256 min 相同。

MIF 文件是一个文本文件,可由任意文本编辑器打开、编辑和保存。

ROM 的 教徒位数据文件(MIF)可由任意文本编辑器打开、编辑和保存。 位于进制乘 法器的 MIF 文件如下(8 位地址线的高 4 和低 4 位分别为两个乘数,存储的数据为结果)。

```
-- 数据线宽度为8和存储单元数目为256
WIDTH = 8;
DEPTH = 256:
-- 地址和存储数据采用的数制:
-- HEX(十六进制)、BIN(三进制)、OCT(八进制)、DEC(十进制)
ADDRESS_RADIX = HEX:
DATA RADIX = HEX:
-- 存储内容数据格式: < 地址: 数据: >
CONTENT BEGIN
                 -- 存储内容起始标志
  00 : 00:
  01 ;
          00:
  02 : 00;
  6f
          00:
  70
          00:
  71
          07;
```

# EDA 技术及数字系统的应用

```
72
              De:
   73
              15.
   74
              1c:
   75
              23.
   76
              2a·
              31.
   78
              38:
   79
              3f:
   7a
              00:
   fe
              DO:
   ff
              00:
END:
                           存储内容结束标志
```

(2) 另一种初始化 ROM 的方法是利用计算机高级程序语言的方法,适于数据量较大的情况。由于每一个 MIF 文件都具有相同的文本格式,编写一个面的 MIF 文件可以在任意一个 MIF 文件基础上进行修改。因此可以利用高级程序语言来产生 ROM 的数据值和格式,这样可方使快速地编写出\*.mif 文件。利用 C 程序如下。

把上述源分字编译后生成执行程序(如 genrommif.exe), 可在 DOS 命令下执行如下命令; genrommif > sinrom.mif。将生成的 sinrom.mif 文件按照 MIF 文件格式进行重新编辑即可。

通过以上 ROM 模块设置和 ROM 的 MIF 文件的建立完成了一个嵌入式存储器 ROM 的宏模块。在 Quartus II 设计工程中,该宏模块可作为一个元件进行调用。但是在 FPGA 器件中实现存储器的功能,需要占用芯片的存储单元,而这资源是十分有限的。在一个数字系统设计中所需要的存储单元的数目既受存储容量的限制,又受嵌入式阵列块 EAB 数目的限制。例如,在设计中使用过多的存储单元,设计者就必须选用更大规模的器件,而此时往往导致大量的逻辑单元未被充分利用。一个功能单元可以有各种设计思路和实现方法,存储单元可以执行逻辑操作,而逻辑单元也可以完成一定的存储功能。因此设计者对于FPGA 的存储单元和逻辑单元的使用效率应该有全面的思考,一个好的 FPGA 设计应该是速度、可靠性和资源利用率三方面的最佳结合。

#### 3. 嵌入式锁相环

Quartus II 提供的锁相环(PLL)宏功能模块可以实现与输入时钟信号同步,并以其作为 参考信号实现锁相,从而输出 到多个同步倍频或分频的片内时钟信号。Altera 的 Cyclone 系列和 Stratix 系列器件內具有锁相环的硬件功能,所以可以在这些器件中应用 PLL 宏功



能模块。片内 PLL 的输出信号比外部时钟信号的延迟时间少,波形畸变小,减少了干扰且 改善时钟信号的建立和保持时间。在嵌入式系统设计中不可避免地要使用到片内 PLL。下面介绍建立嵌入式锚相环的方法。

- (1) 打开 MegaWizard 管理器。与定制 ROM 宏功能模块的方法相似。按照 MegaWizard 管理器窗口的图形界而顺序,在图 3.33 所示的对话框中选择 L/O\ALTPLL 项目,并填入 PLL 模块名称和输出的路径(如 E:\altera\work\my\_pll),单占"Next"按钮,进入如图 3.44 所示的对话框。
- (2) 在图 3.44 的左边显示嵌入式锁相环的元件图,元件包括外部时钟输入端 inclk0、使能输入端 pllena、复位输入端 areset, (信頻或分频)输出端 c0 和相位锁定输出端 locked。这一步主要是设置输入时钟信号的频率,其他项可选择默认值。单击"Next"按钮,进入下一个对话框,如图 3.45 所示。




图 3.45 选择 PLL 输入和输出控制端

(3) 在图 3.45 中, 主要对 PLL 输入和输出控制端进行选择。单击"Next"按钮, 进入下一个对话框, 如图 3.46 所示。





图 3.46 设定输出端 c0 的频率

(4) 在图 3.46 中对 PLL 进行参数设置,设定输出端。0.6 更输出的频率值(如 80MHz),或者倍频系数(如 8)和分频系数(如 5)。对于一个 PLL 计块可以设置 c0、c1 和 e0 三个输出时钟信号(不同的 FPGA 器件有差异),其中 c0 和 c1 只能驱动内部全局时钟网络,而输出信号 e0 只能输出到外部的时钟输出引脚。从 Ouck Navigation 栏中单击 "c1"或 "e0" 按钮,可对 c1 和 e0 输出信号端进行参数投资。

单击"Finish"按钮、完成嵌入 Call 中 宏功能模块的建立。同样在 Quartus II 设计工程中,可将锁相环模块作为一个定程设计调用。如图 3.双 预示为一个定制的锁相环模块 (my pll.bsf),其中 locked 为有效模定指示输出,为高电平时表示锁定,为低电平时表示失锁。



图 3.47 定制的锁相环模块

#### 3.6.4 滤波器 FIR

Altera 的所有 IP 核的安装文件都可以在 Altera 的官网 L免费下载。本节将以 Altera 的 IP 核 FIR 为例说明如何定制一个参数化的 IP 核。

(1) 如果已安装了 FIR 的 IP 核, 在 MegaWizard 管理器的宏功能函数选择对话框中会 出现可供选择的选项, 如图 3.48 所示为选择宏功能模块类型 FIR。单击"next"按钮, 会 出现 Loading IP Toolbench 的状态条, 随即打开 IP Toolbench 窗口, 如图 3.49 所示。







图 3.48 选择宏功能模块类型 FIR



图 3.49 IP Toolbench 窗口

(2) 单击 "Step1: Parameterize" 按钮, 进行参数化设置, 其界面如图 3.50 所示, 为 FIR 滤波器特性界面。单击 "New Coefficient set"按钮, 弹出滤波器系数生成对话框, 可 修改相关参数, 重新设置滤波器的频率响应特性曲线, 如图 3.51 所示为 FIR 滤波器系数生



成对话框,可进行滤波器类型的选择(高通、低通、带通、带阻等),设定滤波器阶数和截止频率。




图 3.51 滤波器系数生成对话框





- (3) 单击图 3.49 中的 "Step2: Set Up Simulation" 按钮, 进行仿真模型的选择, 单击 Simulation Model 选项卡, 出现 FIR 仿真设置对话框如图 3.52 所示。
- (4) 单击图 3.49 中的 "Step3: Generate" 按钮, 生成 FIR 模块。如图 3.53 所示为 FIR 模块生成窗口。 最后生成的 IP 核文件包括封装文件、仿真模型和 仿真向量文件等,如表 3-9 列出 FIR 模块输出的文 件类型。如果该 IP 核支持 OpenCorePlus,那么用户 可以免费将其下截到芯片中去验证。





图 3.53 FIR 模块生成窗口

表 3-9 FIR 模块输出的文件类型

文件类型	说 明	
*.vhd	MegaCore 的函数文件	
*.cmp	在 VHDL 中 MegaCore 模块的声明文件	
*.bsf	在图形编辑中使用的功能模块符号	
tb_*.vhd	Testbench 的激励文件	
*.m	MATLAB 的仿真文件	





# 3.7 嵌入式逻辑分析仪的硬件测试

嵌入式逻辑分析仪 SignalTap II 是 Quartus II 集成的一个内部逻辑分析、调试的软件工具,使用它可以通过 JTAG 接口从运行的器件中返回需要观察的内部信号节点波形。与前面介绍的功能时序仿真分析不同,它反映了设计工程在器件内部实际信号节点的状态。SignalTap II 可以随着设计文件一同下载到目标芯片中,用以捕捉目标芯片内部设计者感兴趣的信号节点的信息,而不影响硬件系统的正常工作。这样有利于设计者对器件芯片进行分析和调试。

实际上, 嵌入式逻辑分析仪 SignalTap II 是将测得的样本信号暂存于目标器件的嵌入式存储器(如 ESB、M4K)中, 然后通过器件的 JTAG 端口和下载电缆线将采集的内部信息传出, 送入计算机的 Quartus II 软件中进行显示和分析。下面介绍 signalTap II 的使用方法。

(1) 启动 SignalTap II 逻辑分析仪界面。首先确认已经长效 个工程文件,在 Quartus II 界面中选择"Tools/SignalTap Logic Analyzer"命令: 或是企业图 3.7 所示的设计输入文件对话框中选择 Other File 中的 SignalTap II File 项 (大學) SignalTap II 逻辑分析仪界面,如图 3.54 所示。该界面上要包括实例样、信息系列标、JTAG 链检测样及文件加载样、层次样、参数设置栏等。



图 3.54 SignalTap II 逻辑分析仪界面

在实例栏中,可以看到系统自动建立的 个 SignalTap II 实例 auto\_signaltap\_0,为了管理方便,可以将其重新命名(如 seq8)。还可以通过右键快捷菜单创建多个实例,它们各自



拥有独立的参数设置。在右上角的 JTAG 链检测栏中, SignalTapll 只有在 JTAG 电缆线连接到目标 器件的时候才能使用。

- 在 Hardware 栏中需要通过 "Sctup" 按钮选择 JTAG 电缆类型。单击 "Scan Chian" 按钮,可检 测出目标芯片的型号。
- (2)添加特测信号,即为 SignalTap II添加需 要观察的信号和节点。在逻辑分析仪界面信号显示栏的空白处双击,将打开如图 3.18 所示的 Node Finder 对话窗口。其使用与仿真波形编辑窗口中添加信号节点的方法相同。
- (3) SignalTap II 的参数设置, 在如图 3.55 所示参数设置栏中, 主要选择采样时钟、采样深度、使用的 RAM 类型、触发信号和触发方式等。

"Clock"栏用于设置采样时钟,SignalTap II 是在时钟的上升沿采样。设计者可以使用设计中 的任何信号作为采样时钟,但是为了更功典观察 信号波形,推荐使用同步系统全局时独然为深样 时钟。 图 3,55 SignalTap II 的参数设置栏

"Data"区域中的选项用于设计采样深度,它 决定每个信号可存储的采样数量。采样深度的设置透图为20~128KB。可设置的采样深度 是根据设计中剩余的 RAM 块和特测信号数量来波之的。

"Buffer acquisition mode" 区域中的选项用 设定触发的起始位置。

- "Trigger"区域下的Trigger in 选项用价基键外部送入的信号作为 SignalTap II 的触发信号。Trigger out 通用于选择一个信号用以触发外部器件。
- (4) 保存 SignalTap II 设置, 生成逻辑分析仪文件(.stp)。SignalTap II 中的所有设置及捕获的信号数据都保存在 STP 文件(如 stpl.stp)中。
- (5) 重新编译包含 STP 文件的设计工程。在 STP 文件生成后,需要对设计工程进行重新编译。首先在 Settings 对话框中的 Fitter Settings 项目下,选择"SignalTap II Logic Analyzer" 项, 如图 3.56 所示。

Enable SignalTap II Logic Analyzer 选项表示使能 SignalTap II 逻辑分析仪。在 SignalTap II File Name 栏中填入或调入要编译的 STP 文件名(如 stpl.stp)。设置好编译参数后,对 L 程执行完全编译,并将编程下载文件配置到目标器件中。

(6) 观察波形和捕获数据, SignalTap II 有单步运行和连续运行两种方式。在逻辑分析 仅界面窗口的实例栏上方,单击图标 为单步运行;单击图标 为连续运行。在信号显示栏中可观察到从运行的器件内部返回的信号节点波形,如图 3.57 所示。若要以数据的方式显示,单击图标❷即可。

使用嵌入式逻辑分析仪 SignalTap II 对设计工程进行逻辑分析和硬件测试完毕后,需要



将它从设计工程中移除,以免占用不必要的芯片內部资源。其方法是在图 3.56 中不要选中 Enable SignalTap II Logic Analyzer 复选框即可。重新编译工程,配置目标器件。




图 3.56 Signal Tap I 的编译设置



图 3.57 逻辑分析仪测试波形

# 3.8 嵌入式系统设计

21 世纪电子信息技术获得了飞速发展,电子产品的更新换代进一步加快,现代电子设计技术已进入 个全新的阶段,系统设计方法发生根本变化。超深亚微米(Very Deep Sub-Micron, VDSM)的半导体技术可以将 个电子系统或子系统完全集成在一个芯片之上,集成电路的设计已经进入片上系统(SOC)时代。SOC 以其低功耗、高性能、低成本和高可靠性等优点成为嵌入式系统的发展趋势。由于CPLD/FPGA的结构、工艺、功能、规



模和工作速度的不断提高和新的 EDA 开发工具的使用,使 CPLD/FPGA 在复杂逻辑电路 及数字信号处理领域中扮演着越来越重要的角色,为 SOC 提供了一种设计简单、成本低 籐的实现手段。

利用 FPGA 器件来实现 SOC 的技术称为嵌入式 SOPC(可编程单芯片系统)。SOPC 技术既具有基于模板级设计的特征,又具有基于 ASIC 的系统级芯片设计的特征和可重构性,是高效自动化的设计方法。著名的现场可编程逻辑器件厂商如 Altera、Xilinx 等都在为此努力,正在开发适于系统集成的新器件和 EDA 开发工具,这又进一步促进了 SOPC 的发展。

Quartus II 支持 SOPC Builder 和 DSP Builder 嵌入式系统设计流程。设计者能够以更高级的抽象概念快速设计、评估可编程芯片系统(SOPC)的体系结构和设计。SOPC Builder 是自动的系统开发工具,可用非常简化的方式来建立高性能 SOPG 设计。此工具能够在Quartus II 软件中使 SOPC 开发的系统定义和集成阶段完全实现自动化。SOPC Builder 允许选择系统组件、定义和定制系统,并在集成之前生成和验证系统。

Altera 的 DSP Builder 是一个系统级的 DSP(数字(大)) 中型)开发工具,集成了高级算法和 HDL 开发功能。它结合 MathWorksMATLAB 东 Smallink 系统级设计工具的算法开发、仿真和验证功能,并且通过 VHDL 综合和传送1. 从及 Quartus II 软件,来进行 DSP 模块的 便件设计。


# 3.8.1 用 SOPC Builder 创建 SQRC 设计

SOPC Builder 包含在 Quartus 自软件中,它为建义 SOPC 设计提供标准化的图形环境, SOPC 由 CPU、存储器按U、标准外设和用户自定义的实设等组件(或模块组成。SOPC Builder 允许选择和自定义系统模块的各个组件和接口、SOPC Builder 将这些组件组合起来,生成 对这些组件进行例化矿单个模块,并自变量成必要的总线逻辑,将这些组件(或模块)连接起来。

SOPC Builder 库包括的组件和接口为处理器、知识产权(IP)和外设、存储器接口、通信外设、总线和接口(包括 Avalon 接口)、数字信号处理(DSP)内核、软件、头文件、通用的 C 驱动程序、操作系统(OS)内核等。

可以使用 SOPC Builder 构建包括 CPU(嵌入式处理器 Nios II)、存储器接口和 I/O 外设在内的嵌入式微处理器系统,将其集成到整个 Quartus II 工程中。设计者可以根据需要确定处理器模块数量(多处理器)及其参数,选择所需的外围控制电路(存储器控制器、总线控制器、I/O 控制器、定时器等)和外部设备。SOPC Builder 还可以导入或提供自定义逻辑模块的接口,并且把该模块作为定制外设连接到系统上。

SOPC Builder 通过加载 Nios II 核和外围接口的定义配置 · 个高集成度的 SOPC 系统的 嵌入式处理器模块。SOPC 开发是包括以 Nios II 处理器为核心的嵌入式系统的硬件开发、硬件仿真、下载配置、集成开发环境(IDE)的软件设计和软件调试等过程。SOPC 的设计流程如图 3.58 所示,上要包括两方面: 方面使用 Quartus II 和 SOPC Builder 工具进行硬件开发,另一方面使用 Nios II IDE 工具进行软件开发。



# 1. 嵌入式处理器 Nios II

Altera 公司在2004 年推出了 Nios II 系列 32 校 RSIC 嵌入式软核处理器。Nios II 软核比第 代 Nios II 有更高水平的效率和性能,Nios II 核平均占用不到 50%的 FPGA 资源,而计算性能增长。I 倍。Nios II 嵌入式处理器性能超过 200DMIPS,采用 32 位指令、32 位 数据和地址、32 位通用寄存器和 32 个外部中断演; 支持用户的专用指令多达 256 个,并 目 60 多个外设选项,设计者能够选择合适的外设,获得最合适的处理器、外设和接口组合,而不必支付根本不使用的硅片功能。

Altera 推出的 Nios II 止是为设计者提供了FPGA 优化的灵活的嵌入式处理器,以及为SOPC 设计了一套综合解决方案。Nios II 处理器具有完善的软件开发食件,包括编译器、集成开发环境(IDE)、JTAG 调试器、实时操作系统(RTOS)和 TCP/IP 协议栈。设计名能够利用 Altera Quartus II 软件中的 SOPC Builder 系统开发 L具很容易地创建用户定制的 CPU 和外设,获得恰好满足需求的处理器系统。

SOPC Builder 开发工具创建用户定制的嵌入式微处理器,需要进行 SOPC 的嵌入式处理器硬件和软件设计。

#### 2. Nios II 的硬件和软件开发

Nios II 不同于专用的 CPU,它是一个用户定制的 CPU,可以增加新的外设、新的指令和分配外设的地址等。Nios II 的硬件开发就是由设计者通过 SOPC Builder 开发工具创建合



话的 CPU 模块和外设接口,加入设计工程文件中。

首先在设计文件(原理图)中创建 CPU 模块。选择 "Tools\SOPC Builder..." 命令, 打开 Quartus II 集成环境的 SOPC 开发 I 具, 显示如图 3.59 所示的 SOPC Builder 图形用户界面。



图 3.50 SOPO Builder 图形用户界面

SOPC Builder 图形用户果顿心动性个页面(标签)。系统内容(System Contents)、目标板设置(Board Settings)、CPU-设置(Nos II More "cpu" Settings)和系统生成(System Generation)等。系统内容标签页面如片3.59 所示,它主要包括两部分:左侧为组件库,列出了所有可用库的组件列表。近侧为"值设计者选出廉例作列表。设计者通过每个组件的图形界面进行参数或选项附设设计,来完成对这些组件的逻辑。

设计者使例。SOPC Builder 创建一个嵌入式处理器模块(.bsf)时,SOPC Builder 自动生成一个以该处理器模块命名的 PTF 文件,所有的设计信息都保存在该文件(.ptf)中。PTF 文件描述嵌入式处理器模块的硬件结构,SOPC Builder IDE 就是 PTF 文件的专用编辑器,也可以使用文本编辑器来修改 PTF 文件。每当使用 SOPC Builder 重新打开已有的嵌入式处理器系统时,PTF 文件是 SOPC Builder 读取该系统设计信息的唯一来源。


设计嵌入式处理器硬件后,在 Quartus II 工程文件中调用该处理器模块的符号(.bsf),然后对该工程进行综合、适配、仿真和硬件配置。在完成系统的硬件设计的同时,还需要对嵌入式处理器进行软件设计。

使用 Nios II IDE 可完成嵌入式处理器系统的所有软件开发任务。在 SOPC Builder 生成 嵌入式处理器后,可以直接使用 Nios II IDE 设计 C/C+应用程序代码。Altera 提供外设驱 动程序和硬件抽象层(HAL),设计各能够快速编写与低级硬件细节 E X 的 Nios II 应用程序。在 Nios II IDE 中创建 个应用程序时,需要指定 SOPC Builder 生成 PTF 文件的位置,用它来传递处理器系统硬件的配置信息,特别是各个组件的地址信息,这些信息将通过 system.h(自动生成/传递到应用程序中。

Nios II IDE 开发 [具不包括在 Quartus II 软件中,需要单独安装。从 Windows 中的开

# EDA 技术及数字系统的应用

始菜单启动 Nios II 集成开发环境,如图 3.60 所示。选择"File\New\Project..."命令,打开新建 C/C++ E程向导,根据单出的 E程向导界面窗口,按照要求对参数和选项进行设定,完成应用程序新 E程的建立和代码的编写。然后选择"Project\Build Project"命令,对 E 程进行编译连接,产生可执行的连接文件(\*.elf)。可直接将 ELF 文件下载到目标板上的 RAM 中,进行硬软件的调试和运行。



# 25

# 3.8.2 用 DSP Builder 创建 DSP 设计

Altera 的 DSP, Builder 是一个在 FPGA 上来现 DSP 算法的系统级设计工具。借助 MATLAB/ Simulink 设计处境, DSP Builder 可以将 DSP 系统从算法框图转换为可实现的 HDL 设计文 件和 Tcl 脚本, 在 Ouartus II 软件中编译设计, 还可以选择下载设计到 DSP 开发板上。


实际上, DSP Builder 可看作一个桥梁, 它将系统级的建模工具与 RTL 级的可编程逻辑设计工具连接起来。设计者在 Simulink 中进行图形化的系统建模和仿真, 再通过 DSP Builder 中的 SignalCompiler 把 Simulink 模型转换为硬件描述语言,简单、快捷地构建 DSP 系统。

DSP Builder 设计工具不包括在 Quartus II 软件中,需要单独安装(先安装 MATLAB)。 DSP Builder 的设计流程是一个多种工具协调配合的过程,如图 3.61 所示,可分为以下几个步骤。

- (1) 在 MATLAB/Simulink 中利用 DSP Builder 模块搭建 DSP 系统模型。
- (2) 在 MATLAB/Simulink 下进行系统级仿真,并用 Scope 模块观察仿真结果。
- (3) 运行 DSP Builder 中的 Signal Compiler,生成 HDL 描述的 DSP 模块,并进行 RTL 级的价真。
- (4) 把 HDL 描述的 DSP 模块添加到 Quartus II 的设计工程中,进行综合、适配、仿真和配置下载,完成目标硬件的设计和验证。



如果已经安装了 DSP Builder 设计 [具,就可以进入 MATLAB 环境界面,开启 MATLAB 的图形化建模仿真环境 Simulink,如图 3.62 所示为 Simulink 的库管理器(Library Browser)。 在库管理器左侧是 Libraries(库)列表,其中可以看到"Altera DSP Builder Advanced Blockset" 和 "Altera DSP Builder Blockset"两个库。这两个库是由 Altera 公司提供的设计需要的各种功能模性。



在图 3.63 中,双击 Signal Compiler 模块,弹出如图 3.65 所示的 Signal Compiler 对话框,这样就可以把 Simulink 建立的模型文件(可控正弦波发生器: sin\_wave.mdl)转化为 VHDL,还可调用 Quartus II 对该模型进行综合和适配。关于利用 DSP Builder 创建 DSP 模型的详细内容请参考其他书籍。






图 3.63 可控正弦波发生器原理图




图 3.64 可控正弦波发生器仿真图

图 3.65 Signal Compiler 对话框

# 本章小结

本章主要介绍 Altera 公司的 CPLD/FPGA 开发 [具——Quartus II 的使用、新 [程的建立和输入设计文件等。它是一个完整的多平台设计环境,将设计、综合、布局、仿真验证和编程下载及第三方 EDA [具集成在 个无缝的环境中。Quartus II 支持原理图、VHDL、Verilog HDL 及 AHDL 等多种设计输入形式,内嵌自有的综合器及仿真器,可以完成从设计输入到硬件配置的完整 PLD 设计流程。

Quartus II 支持 Altera 的 IP 核,包含了 LPM/MegaFunction 宏功能模块库,使用户可以 充分利用成熟的模块,简化了设计的复杂性,加快了设计速度。此外, Quartus II 通过和

# 第3章 CPLD/FPGA 开发工具 Quartus I



DSP Builder 工具与 MATLAB/Simulink 相结合,可以方便地实现各种 DSP 应用系统;还支持 Altera 的片上可编程系统(SOPC)开发,集系统级设计、嵌入式软件开发、可编程逻辑设计于一体,是一种综合性的开发平台。

Quartus II 不仅仅支持丰富的器件类型和图形界面,还包含了许多诸如 SignalTap II、 Chip Editor 和 RTL Viewer 的设计辅助工具,集成了 SOPC 和 HardCopy 设计流程。 Quartus II 作为一种可编程逻辑的设计环境,由于其强大的设计能力和直观易用的接口,越来越受到数字系统设计者的欢迎。

# 习 题

5-1 -9(1.82	
1. EDA 工具大致可以分为、、、、	及等
五个模块。	
2. EDA 的设计输入主要包括、。	
3. 文本输入是指采用进行电路设计的分式。	
4. 时序仿真是在设计输入完成之后,选择, 格器件并完成布局布线之	后进行的时序
关系仿真,因此又称为。	
5. 功能仿真是指在设计输入完成长、选择具体器件进行编译之前进行	的逻辑功能验
证,又称为。	
6. EDA 的设计验证包括1. 和 : 个过程。	
7. 在 EDA 工具中,能将硬件描述语言转化为硬体电路的重要工具软件移	(为。
8. 在 EDA 工具中,能完成在目标系统器件上价局布线的工具称为	
9. Quartus II 工具中支持的硬件描述语言有一、、	
等。	
10. Quartus Y工具中文件类型的扩展名为 gdf 表示文件: qpf 表	示文
件; vwf 表示文件; sof 表示文件; mif 表示文件	a
11. 在 EDA 工具中, ModelSim 软件(具有/不具有)逻辑综合具	力能; Synplify
软件(具有/不具有)逻辑综合功能。	
3-2 简述 Quartus II 的 FPGA 设计流程。	
3-3 用 74161 设计 220 进制计数器。	
3-4 用 74160 设计 160 进制计数器, 要求 8421BCD 输出。	
3-5 用 74161 设计的循环输出信号顺序为 0001、0010、0100、1000、	1100、1110、
1111、1110、1100、1000、0000。	
3-6 设计一个周期性产生二进制序列 01001101 的序列信号发生器。	
3-7 用 7490 设计模为 765 进制计数器, 要求 842 IBCD 输出。	
3-8 设计一个7人表决电路,要求多数同意则表决通过。	
3-9 利用嵌入式存储器 ROM(宏功能模块)设计一个 8 位输出的流水灯。	,

3-10 设计 个锯齿波电路,用嵌入式逻辑分析仪 SignalTap II 对其进行逻辑分析和硬

件测试。

# 第4章

# 硬件描述语言 AHDL

版松斯

# 学习目标和要求

- ◆ 了解 AHDL 的语言特点和基本结构:
- ◆ 熟悉 AHDL 的语言规则:
- ◆ 掌握 AHDL 的设计流程和语句;
- ◆ 掌握 AHDL 实现数字单元电路的方法

AHDL 是一种模块化的高级语言 在 成于 Quartus II 的软件开发系统中,特别适合于描述复杂的组合逻辑、组运算、减多机和真值表。AHDL 文件作为一种文本文件、它既可以用 Quartus II 提供的文本编辑器。也可以用其他文本编辑器来建立文本设计文件(tdf),但是, Quartus II 文本编辑器更适合进行文本编辑。 Quartus II 编译器还可以产生 AHDL 文件设计的报告文件的报告文件(tdx)和文本设计输出案件(tdd),

在AHDD、传中包含很多有特色的投充语句、并且包含许多用来在行为语句中对逻辑 进行描述的元素。可以使用AHDL建立完整层次的工程设计项目、或者在一个层次的设计 中混合使用AHDL文件和其他类型的设计文件。

# 4.1 AHDL 的基本元素

AHDL 具有计算机编程语言的一般特性,其语言元素是编程语句的基本单元,准确理解和掌握 AHDL 元素的含义和用法是十分重要的。

#### 1. AHDL 的数值

数值被用来在逻辑表达式、真值表、状态机和等式中指定常量值。AHDL 支持十进制、 :进制、八进制和十六进制数的所有组合。采用不同前缀 B( :进制)、Q 或 O(八进制)、X 或 B(上六进制数)来区分,接着用双引号把数值包括起来。

例如,以下是正确的写法:

56 B"011010" B"0110X1X10" O"4671223" H"123AECF"



以下规则也适用于AHDL的数值。

- (1) Ouarvus II 编译器总是把逻辑表达式中的数值翻译为二进制数。
- (2) 在表达式中的一个单 节点不能用数值赋值,必须用常量 VCC 和 GND(关键字) 来赋值。VCC 表示信号的高电平和逻辑"1": GND 表示信号的低电平和逻辑"0"。
  - (3) 字符常量可由 Constant(常量)语句定义。

# 2. 符号名

符号名是由一串字母或数字符号组成,与字母的大小写无关,长度不得超过 32 个字符。符号名义分为带引号和不带引号的两种,带引号的是把符号名括引在单引号内。因此应按以下规定定义符号名。

- (1) 不带引号的符号名由字母 a~z、A~B、0~9、斜线(/)、下画线(\_)等符号组成。但是不能是关键字、保留标识符,且不能只由数字(0~9)符号组成。之
- (2) 带引号的符号名由字母 a~z、A~B、0~9、斜线(/)、被动一)、下画线\_)等符号组成。关键字可被括在单引号内作为符号名使用。但是单分(人)内能是保留标识符。

例如,合法的不带引号和带引号的符号名:

a /a2 '-bar' 'table' '12

不合法的不带引号和带引号的符号名:

node -foo 55 bowling481 has

在 AHDL 中有三种类型的符号名。

- (1) 用户定义的标识符。它们在ANDL文件中被用来对如下部分进行命名:内部和外部节点,常量,状态机变量、状态、和状态位,实例。
- (2) 子设计名:用户为子复设计文件定义的名称、提快度不得超过 8 个字符。该名称必须与相应的 TDF 文件居名。
  - (3) 端口名: 为逻辑的数的输入和输出指定的端口名称。

# 3. 关键实和保险标识符

在 AHDL 为给与的开始、结尾及中间过程都需要使用关键字。保留标识符是 AHDL 为一些专门用途所保留的名称,用户不能随意使用这些标识符。应避免在设计文件中使用保留标识符和关键字作为节点名、常量名和端口名。

使用保留标识符和关键字的区别是:关键字被括在单引号中可当作符号名使用,而保留标识符则不能。但它们的都可以在注释中任意使用。它们不区分大小写,Altera 建议用大写字母来写关键字,以便阅读文件。

# (1) 关键字(Reserved Keywords):

(1) 大班于(Keserveu	Keywords):	
AND	FUNCTION	OUTPUT
ASSERT	GENERATE	PARAMETERS
BEGIN	GND	REPORT
BIDIR	HELP_ID	RETURNS
BITS	IF	SEGMENTS
BURIED	INCLUDE	SEVERITY
CASE	INPUT	STATES
CLIQUE	IS	SUBDESIGN

# EDA 技术及数字系统的应用

CONNECTED PINS LOG2 TABLE CONSTANT MACHINE THEN DEFAULTS TITLE MOD DEFINE NAND TO DESIGN NODE TRI STATE NODE DEVICE NOR VARIABLE. DIV NOT VCC ELSE OF WHEN OPTIONS FLSIF WITH END OR XNOR FOR OTHERS XOR

(2) 保留标识符(Reserved Identifiers):

CARRY CASCADE CEIL DFFE FI OOR GLOBAL DEF IKEEE JKFF LATCH LCELL MCELL MEMORY **OPENDRN** SOFT SREE SREEF TEF TEFE TRI WIRE X

保留标识符包括了所有缓冲器、触发器和锁行器等单本元件的名称及预定义的逻辑级X。

# 4. 节点和组

节点可以看成单个信号。组是多个专注的集合,被当作一个整体来操作。在逻辑表达 式和等式中,常把相同类型的符号名和《广名称当作组来说明和应用》。一个组最多可包括 256 个成员(或位)。在设计文件的逻辑改或变量设中,编一由许多节点组成,并且在表达 式和等式中一个节点和常量。202、GND 可以被复制成一类组。

# 1) 单值域组

单值域组是由、个符号名或端口名后跟、木括正方括号中的整数域组成。整数域可由数字或算术表达式表示,在它们中间以两个断续点(...)隔开,并且括在方括号内。例如,a[4.1]表示 a4 3, a2、a1 这四个节点。域)般按降序排列,如果要按升序或混合排列,必须用 Options 许句说明。

如果 个组在前面已被定义了,可利用[]来表示该组。例如, a[4..1](已被定义过)也可用 a[3]表示。为了表示 个组里的单个符号名或某个节点,可以把单个数字放在方括号内,如 a[3]; 也可在符号名后紧接 一个数字,如 a3 与 a[3] 的意义相同。还有其他表示组的方式。例如:

a[2\*2..2-1]、a[B "100"..B "001"]都表示一个具有 a4、a3、a2、a1 的组。

#### 2) 双值域组

双值域组是由一个符号名或端口名后跟括在方括号中的两个整数域组成。例如,b[2..1][5..3] 表示具有成员 b[2][5]、b[2][4]、b[2][3]、b[1][5]、b[1][4]、b[1][3] 的组。也可用如下方法来表示一个组的成员:b2.5、b2.4、b2.3、b1.5、b1.4、b1.3。

## 3) 序列组

一个序列组是由 组符号名、端口名或数字组成,它们之间用逗号分隔,并且被括在 圆括号中。例如, (a, b, c)和(a, b, c[5...1]) 都是合法的组名。这种序列组对于指定端口 名是非常有用的。例如, 个 DFF(D 触发器)类型的变量 reg 的输入端口可以被写作 reg.(d, clk, clrm, prm)。序列组中的逗点还可用于保持 个未分配组成员的位置,如(a4, a1)。



a[4..1] 与 (a4, a3, a2, a1) 表示的意义完全相同。a[3..1] 和(a4, a2, a1) 表示 a[4..1] 的部分成员。

#### 4) 给组赋值

在逻辑表达式中,一个组可以被表达式、另一个组、单个节点、常量 VCC 与 GND、数值 1 与 0 等赋值。每种情况下组的赋值是不同的。

- (I) 如果一个组被设置等于 VCC 或 GND, 那么该组内的每个成员(位)都被赋值为 VCC 或 GND。例如, a[2..0]=VCC,则表示 a2、a1、a0 都为 VCC。
- (2) 如果一个组被设置等于一个节点,那么该组内的所有成员都与这节点相连,如 a[2.0]=b。
- (3) 如果一个组被设置等于1(十进制数),如 a[2.0]=1,在编译时,数值 1 将被扩展为001(二进制数),所以只有 a0 被连到 VCC 上,其他成员为 GND。
- (4) 如果 个组被设置等于另一个组,如a[2..0]=b[5..3],那么表示。a2=b5、a1=b4、a0=b3。如果 a[3..0]=b[4..3],那么表示。a3=b4、a2=b3、a1=b4、a0=b3。

#### 5. 符号

在 AHDL 中有各种预先定义的符号,包括一般行义。运算符号(算术和逻辑)和比较符号。它们在 AHDL 文件中有各种不同的含义和伦敦。

1) AHDL 的一般符号

AHDL的一般符号及功能见表 4-1

表4.1、AHDL一般符号及功能。

符号	No. 17 de	
_(下画线)	WI.	
- (減号)	4 成符号名的字符	
(下向斜线)	St. X	
(双減号)	注释的开始,直到这一行的结尾	
%(百分号)	在两个%之间为注释	
	① 用于序列组的名称;	
()(左和右圆括号)	② 用于参数语句、子设计段和函数原型语句;	
	③ 在真值表语句中选择性括引输入和输出:	
	④ 括引状态机中的状态位和状态:	
	⑤ 在表达式中最高优先级的运算:	
	⑥ 选择性地括引判断语句中的条件	
[ ](左和右方括号)	括引单值或双值域数组的数域	
' '(单引号)	带引号的符号名	
""(双引号)	括引标邀语句、参数语句和判断语句中的字符串、函数语句中的文件名及非 十进制数字	
(省略号)	用在一个区域的 MSB 和 LSB 之间	
;(分号)	用在 AHDL 语句和段的未尾	
,(逗号)	分隔序列组和表中的各成员	
:(冒号)	在说明语句中分隔符号名和类型名	



符 号	功能
= <b>(</b> 等号 <b>)</b>	① 为输入端口、语句中的参数设置默认值; ② 在逻辑等式中赋值; ③ 为状态机状态赋值; ④ 在选择语句中为选择指定的设置; ⑤ 把 一个信号同内部直接引用中的一个端口相连起来给端口联合起名

# 2) 算术运算符和比较运算符

表 4-2 列出了 AHDL 的算术运算符和比较运算符及其使用说明。它们可分为在逻辑表达式中的运算符和在算术表达式中的运算符。其形式相似,含义不完全相同。当 LOG2 的结果不是整数时,它会自动取大于该数的下一个整数,如 LOG2(258)=9。

运算符 例 使用说明 +( 八.) 正( 元算子) -(一元) -1负(求补) - (1 1 ţa. a74 (a2) 乘 li(a2) 4MOD2 求模 MOD 4DIV2 DIV 34 延 a\*2 LOG2 LOG2(4-3) 以2为底的对数 + 1+1 加 凝 数值相等 (数价) 5=5 -NE) b" 串相等 5!=4 不等 5>4 大于 大手或等于 5>=4 a<b+2 小于 a<=b+2 小于或等于 三元算子 9 (5<4)? 3:4

表 4-2 AHDL 的算术运算符和比较运算符及其使用说明

在逻辑表达式中的算术运算符(+与(一元)、+、)的用法有以下规定:

至节点组的长度。如果数值的某有效位被裁去,系统编译时会发出错误信息。

- (1) 操作数必须是节点组或数值。
- (2) 如果两个操作数都是节点组,那么这两个组的长度必须相同。
- (3) 如果两个操作数都是数值,那么短的数值将带符号扩展至另一个操作数的长度。
- (4) 如果 个操作数是数值而另 个是节点组,那么这个数值将被裁至或带符号扩展

另外,如果在逻辑等式的右侧有两个节点组相加,那么可以在每个组的左边加入一个0来对各组的长度进行扩展。用这个方法可以给等式左侧的组提供一个附加位,用它来代表进位信号。例如,(co, s[7.0]) (0, a[7.0])+(0, b[7.0])。



比较符也分为逻辑比较符和算术比较符。逻辑比较符能够比较单独节点、节点组及不带无关项(X)的数值。如果对节点组或数值进行比较,那么节点组必须具有相同的长度。系统编译时对组是按位进行比较的。当比较结果为真,则返回 VCC; 否则返回 GND。算术比较符只能用来对节点组和数值进行比较,而且组的长度必须相同。编译器对节点组做无符号值的比较,也就是说每个节点组都作为一个正。进制数与另一组进行比较。

#### 3) 逻辑运算符

表 4-3 列出逻辑运算符及其使用说明。从表中可以看出, 个逻辑运算符有两种书写方式,使用时可任选一种。逻辑运算符在使用时其含义如下。

运算符	例子	使用说明
! NOT	!a NOT a	"#"
& AND	Bread & butter bread AND butter	" ⊨"
!& NAND	a[31] ! & b[53] a[31] NAND b[5.]	"与非"
# OR	trick % treat	" 或"
!# NOR	c[X,8] NOR d[74]	"或 咔"
\$ XOR	foo \$ bar foo XOR bar	"异或"
!\$ XNOR	x2 !\$ x4 x2 XNOR x4	"异或非"(同门)

表 4-3 逻辑运算符及使用说明

- (1) 如果"并一直算符后的操作数是扩充组,那么该组中的每个成员求反,如la[3...1] 被解释为(la3...22 la1); 如果操作数是数值,那么对这个数值的:进制数的每位求反,如lB"1001", 即为 B"0110"。
- (2) 如果有相同长度的两个节点组进行逻辑运算, 其运算符将对两个节点组中相对应的两个成员进行运算, 也就是对两组按位运算。例如, a[3.1]&b[4.2]被解释为(a3&b4, a2&b3, a1&b2), 如(a, b, c)&(d, e, f)被解释为(a&d, b&e, c&f)。
- (3) 如果一个操作数为单独节点或常量 VCC、GND, 另一个操作数为节点组, 那么它们的逻辑运算可认为是单独节点或常量对节点组中的每个成员分别进行逻辑运算, 如 a&b [3...1]为(a&b3, a&b2, a&b1)。
- (4) 如果两个操作数都是数值,那么短的数值将带符号扩展至另一个操作数的长度,然后按位运算。例如,3#8,先将数值变为B"0011"#B"1000",其结果为B"1011"。
- (5) 如果一个操作数是数值而另一个是节点组,那么这个数值将被裁至或带符号扩展 至节点组的长度,然后按位运算。

# 6. 逻辑表达式

逻辑表达式由操作数及它们之间的逻辑运算符、算术运算符、比较符和括号组成。逻辑表达式常用于逻辑等式、Case 和 IF 语句中。逻辑表达式有如下形式:



- (1) 一个操作数,如 a、b[3..1]、6、VCC;
- (2) 一个内部逻辑函数引用,如 out[15..0]=16dmux(q[3..0]);
- (3) 在逻辑表达式前面加一个前缀运算符(!或-);
- (4) 逻辑表达式括在括号中, 如(!foo & bar);
- (5) 两个表达式之间夹一个二元运算符。

逻辑表达式运算结果与它的操作数的宽度是相同的。

在逻辑表达式中,运算符的优先级按由高到低的顺序为-(一元)、!(非)、算术运算符、比较运算符、逻辑运算符。相同优先级将按从左至右运算,圆括号"()"可改变运算顺序。

# 4.2 基本的 AHDL 设计结构

用 AHDL 语言编写的设计文件(源文件.tdf)是一个 ASCII 文本文件。文件结构如图 4.1 所示。AHDL 文件由许多语句和三个段组成。一个 TDF 文本》须有一个子设计段和一个逻辑段。可以有选择地包括一个变量段、选择语句、标题语句和默认语句,以及一个或多个包含语句、常量语句、定义语句和函数原型语句、一位,设、变量段和逻辑段形成了 TDF 文件的行为描述,是设计文件的主要内容。



图 4.1 AHDL 的文件结构



在一个设计层次里的文件可以是 TDF 文件、VHDL 文件、GDF 文件、WDF 文件、ADF 文件、SMF 文件、EDIF 文件、ORCAD 图形文件(sch)或 XILINX 网表格式文件。通过每 个逻辑函数的输入和输出端口。可以把它们同更高层次的设计文件相连。

下面分别介绍子设计段、逻辑段和变量段,以及利用 AHDL 模板建立 TDF 文件。

# 4.2.1 子设计段

子设计段(Subdesign Section)用于说明逻辑设计的输入、输出和双向端口。描述该设计 文件输入/输出端口的类型。端口的类型通常为以下几种: INPUT(输入)、OUTPUT(输出)、 BIDIR(双向)、MACHINE INPUT(状态机输入)、MACHINE OUTPUT(状态机输出)。状态 机输入/输出端口仅用于文件之间的输入和输出,不能用在顶层文件中,因为顶层文件的端 口将对应器件芯片的引脚。 RYHZKUHITI

子设计段的格式为:

SUBDESIGN 子设计名 输入端口:端口类型: 输出端口:端口类型:

子设计段是由关键字 SUBDESION 坪头,后跟子设计名(与TDF文件名相同),然后用 圆括号括引输入/输出端口的类型说明。端口的类型说明(设)号(;)把端口(多个端口用边号 分开)和端口类型分开,并用一个分号结束。下面绕以上个子设计段的例子。

SUBDESIGN top ( foo, bar elkl clk2 a0, a1, a2, a3, a4 b17

I NPUE VCE -- 输入端口默认值为 VCC : outsur--- 輸出端口 : BIDIR : -- 双向端口

#### 4.2.2 逻辑段

逻辑段(Logic Section)用来描述逻辑电路的功能,编写TDF文件的逻辑操作,它是一 个 TDF 文件的主体。逻辑功能的描述用语句来表示,常用的语句有:逻辑等式、逻辑控 制等式、Case(情况)语句、函数内部直接引用语句、If 语句、Defaults(默认)语句、真值表 语句、For 语句。

逻辑段是由关键字 BEGIN 开头, END 结尾, 紧跟一个分号(:)。中间由以上这些描述 逻辑功能的语言组成。

逻辑段的格式如下:

BEGIN 语句:

END .



例如:

```
SUBDESIGN boole1
( a0, a1, b : INPUT;
    out 1, out 2 : OUTPUT;
)
BEGIN
    out 1 = a1 & !a0;
    out 2 = out 1 # b;
END:
```

AHDL是一种并行语言,在一个TDF 文件的逻辑段中定义的所有行为都在同一时间 内并行运算、操作,而不顺序进行。对于同一个节点和变量多次赋值的语句之间形成逻辑 连接,如果节点和变量是高电平有效(默认值为 GND),那么这些语句之间是"或"关系; 如果节点和变量是低电平有效(默认值为 VCC),那么语句之间是"为"关系。

## 4.2.3 变量段

变量段(Variable Section)用于说明和产生用在逻辑(法)并任何变量(符号名), AHDL 的变量类似于高级编程语言中的变量,它们用来定义人体的逻辑(表示内部节点的连接关系)。

变量段的格式如下:

VARIABLE 变量名: 变量类型;

变量段由关键字 VARIABLE 开始,然后定义的各类者名之间用逗号分隔,变量名与变量类型之间以冒号分类。最后用分号结束。这样光元成了定义内部逻辑变量的一个语句。变量类型可以是方点说明、实例说明、资金器说明或状态机说明。例如:

```
SUBDES; GN thool e2

(a0. a1, b : INPUT;
out : OUTPUT;
)
VARIABLE

a_equal s_2 : NODE;
BEGIN

a_equal s_2 = a1 &la0;
out = a_equal s_2 # b;
END;
```

# 1. 节点说明

AHDL 支持两种类型的节点: NODE(节点)和 TRI\_STATE\_NODE(:态节点)。它们是一个全能的变量类型,用来存储在子设计段中没有被说明过的信号。因此,这个变量可以被用在一个等式的左边或右边。

节点和三态节点类似于子设计段的输入、输出和双向端口类型,也代表传输信号的 - 条信号线。



#### 2. 实例说明

实例是对系统已定义的元件模块、函数模块和用户自建的功能模块的统称。它可以被一个 TDF 文件的逻辑段多次引用。在引用之前,可通过变量段中的实例说明,对要引用的元件模块、函数和功能模块指定模块名(变量名)。在逻辑段中通过模块名的引用,实现该模块的功能。

在逻辑段中,一个已被说明的实例(己定义的变量名)需要与其他逻辑信号相连,可按 下列格式表示一个实例端口;

(模块)变量名。端口名

例如,希望把一个名为 compare 的函数调入当前的 TDF 文件中, 就应该在变量段中做如下的实例说明;

```
VARIABL b: compare;
```

变量名 b 是函数 compare 的一个实例名,它如果有以 流口:

那么在逻辑段中,实例名 b 的端口可以表为 b ba[]、b.c[]、b.outl、b.out2。这些端口可以和节点一样在任何行为语句中使用。

# 3. 寄存器说明

寄存器说明包括 D 触发器、T 触发器、JK 触发器、JK 触发器(即 DFF、DFF、TFF、TFFE、JKFF、JKFFE、SKFF 和 SRFFE)和锁存器以下CH)的说明。这些寄存器已被系统预先定义,可直接提到,其说明格式与实例说识定全相同。例如:

```
SUBDEST of bur_reg

clk, load, d[7..0] : INPUT:
q[7..0] : OUTPUT;
)

VARIABLE
ff[7..0] : DFFE; % ff[7..0] 定义8个D 触发器名 %

BEGIN
ff[].clk = clk;
ff[].ena = load;
ff[].d = d[];
q[] = ff[].q;

END:
```

在这个例子中,实例为 D 触发器(DFFE),用组  $\mathfrak{m}$ 7..0]来表示 8 个 DFFE 的变量名(寄存器说明),其触发器端口为  $\mathfrak{m}$  ].clk、 $\mathfrak{m}$  ].ena、 $\mathfrak{m}$  ].d、 $\mathfrak{m}$  ].q。

在 Quartus II 系统中已预先定义了触发器的端口名,在 TDF 文件中不需要说明,可直接引用端口名。通常使用的触发器的端口名列于表 4-4 中。



#### 表 4-4 触发器的端口

端口名	说 明
.q	·个触发器或锁存器的输出端
.d	· 个 D 触发器或锁存器的数据输入端
.t	T触发器的数据输入端
.j .k	JK 触发器的数据输入端
.8	SR 触发器的设置输入端
.г	SR 触发器的清除输入端
.clk	触发器的时钟输入端
.ena	触发器、锁存器、状态机的使能输入端
.pm	触发器的低电平有效异步置 1 输入端
.clm	触发器的低电平有效异步置 0 输入端

# 4. 状态机说明

要创建一个状态机,必须在变量段内说则状态机的名称、状态及状态位。下面给出一个状态机说明的例子:

```
VARIABLE
SS: MACHINE
OF BITS (q1 42, 43) % 可选
WITH STATES (
S1 B'000'.
- S2 - B'001'.
S3-B'001');
```

状态机的长数为 ss. 是由关键字 MACHINE 定义。状态位 q1、q2 和 q3 由关键字 OF BITS 和圆括号来指定(可选),状态位是状态机寄存器的输出端。状态机的状态 s1、s2 和 s3 由关键字 WITH STATES 和圆括号来说明,每个状态给状态位 q1、q2 和 q3 赋予一个状态值。例如,下面是状态机的一个设计文件。

```
SUBDESIGN recover

(
    clk: INPUT:
    go: INPUT:
    ok: OUTPUT:
)

VARIABLE
    sequence: MACHINE
    OF BITS (q[2..0])
    WITH STATES (
    idle.
    one.
    two.
    three.
```



```
four.
          illegal1.
          illegal 2,
          illegal3):
BEGIN
     sequence, cl k = cl k:
CASE sequence 1S
     WHEN idle =>
         IF go THEN
                     sequence = one:
          END IF:
     WHEN one
                  => sequence = two:
     WHEN two
                  => sequence = three;
     WHEN three => sequence = four;
     WHEN OTHERS => sequence = idle:
 END CASE:
 ok = (sequence == four):
```

在该例中共有 8 个状态, 有 5 个有效状态(idle、one two、three、four)和 3 个无效状态(illegal1、illegal2、illegal3), 本例中没有具体指定的 从态对应的编码值(由系统自动指定)。为了保证该设计文件能自启动(使无效状态)、不例来用了 Case 语句中的 WHEN OTHERS 语句把无效状态强制,是 从有效状态 idle。

# 4.2.4 AHDL 模板

为了使设计者能方便快捷地避入设计输入,Quartus 记载 上了 AHDL 模板(Template)和 AHDL 例了。AHDL 模板包括各种语句和设计结构。其文本编辑器中,使用 AHDL 模板选择 "Edit\Insert Template' 命令),可以把 AHDL 模板加入设计输入的 TDF 文件中。 旦插入 一个模板(关键索是大写字母,每个变量外以两个下画线开头),设计者必须用自己的逻辑设计取代模块两个有的变量或表达表。这样可加速 TDF 文件的设计输入。

# 4.3 函数模块及其引用

在设计 AHDL 文件时,可利用系统已定义的基本元件、函数模块和已设计的模块建立 源文件。每一个 TDF 文件都可以作为一个函数模块,供其他 TDF 文件来调用。在 TDF 文 件的逻辑段中进行逻辑设计调用前,还需对这些基本元件和函数模块进行说明,即函数原 型说明和变量名定义(变量段)。

## 1. 函数原型语句

函数原型语句(Function Prototype Statement)与原理图设计文件中的符号具有相同的功能, ... 者都作为功能模块使用, 为 个逻辑函数关系提供简略的描述, 并且包括它的名称、输入输出端口和双向端口等。

为了在逻辑段中能调用函数模块,首先必须保证该函数已经在它自己的文件中定义了相应的逻辑功能,然后使用函数原型语句来说明该函数的输入/输出端口,并且可以采用内部直接引用或者实例说明的方式来调用该函数模块。



函数原型说明语句必须被放在子设计段的外面。以关键字 FUNCTION 开始,后跟函数名和一组输入信号的端口名(用过号分开),然后在关键字 RETURNS 后列出该函数的一组输出信号端口或风向端口,最后以外号结尾。注意这些输入/输出端口名一定要与己定义的函数模块中所用的端口名相同。如果函数提供的输入/输出端口为状态机端口,那么一定要用关键字 MACHINE(状态机)进行说明。

函数原型语句分为带参数和不带参数的两种格式。

# (1) 带参数格式:

```
FUNCTION 函数名(-组输入端口)
MITH (参数表)
RETURNS (输出端口或双向端口);
```

```
(2) 不带参数格式:

FUNCTION 函数名( 組輸入獨口)
RETURNS (輸出獨口或权時獨口);
例如:

FUNCTION bus_reg2 (clk. oe)
SUBDESIGN bidir1
(
    clk. oe: INPUT;
    io[3. 0]: BIDIR;
    }

BEGIN
    io0 = bus_reg2(clk. oe);
    io1 = bus_reg2(clk. oe);
    io2 = bus_reg2(clk. oe);
    io3 = bus_reg2(clk. oe);
    FOD:
```

在上述 TDF 文件中, 首先用函数原型语句对 bus\_reg2 模块进行了输入(clk、oe)和输出(io)的说明, 然后在逻辑段内使用 4 条内部直接引用语句。bidir1 文本文件直接调用bus\_reg2 的模块, 以实现 4 位双向、三态输出总线寄存器的功能。bus\_reg2 函数模块的电路图如图 4.2 所示, 而对应的 AHDL 源文件如下:




图 4.2 bus req2 函数模块的电路





```
SUBDESIGN bus reg2
```

```
clk
            : I NPUT:
   OO
            : BIDIR:
   io
BEGI N
   io = TRI(DFF(io. clk. . ). oe):
```

· INPUT

由于触发器(DFF)和三杰缓冲器(TRI)是被系统预先定义好的函数模块(默认函数),设 计者可以直接引用, 而不必在设计文件中进行函数原型语句说明。但使用的端口与函数模 块端口名的位置应该一一对应。

在一个 TDF 文件中, 使用函数原型说明语句的另一个方法是一用一个 Include(包含) 语句代替。

# 2. 句.全语句

包含语句(Include Statement)允许设计者从 XXX 文件(.inc)向当前文件引入文本。编 译器在对设计文件进行处理时,将包含文件Coccor的文本内容替代为调用此文件的包含语 句。包含文件内容可以是函数原型语句、意义强句、参数和常量语句, 但不能包含子设计段。

包含语句的格式如下:

INCLUDE "文件名":

例如,INCLUDE"4count"的 开包含文件 4count inc 的内容如下:

FUNCTION 4count (dlk, clrn, setn, ldn, cin, dnup, d, c, b, a) RETURNS (go qc, qb, qa, coutt;

4count 模式是一个 4 位 :进制计数器,1 在包含文件 4count.inc 中用函数原型语句说明 了一组输入信号端口(clk, clrn, setn, ldn, cin, dnup, d, c, b, a)和一组输出信号端口(qd, qc, qb, ga, cout)。在编译时,包含文件 const.inc 将取代该包含语句(INCLUDE "const.inc":)。

系统编译器将按照下列顺序查找包含文件所在的目录:

- (1) 设计文件的当前目录;
- (2) 使用 User Libraries 指定用户库:
- (3) 在系统安装时建立的\quartus\libraries 目录。

Ouartus II 提供了 AHDL Include File 命令(菜单 File\New...), 用该命令可以为任何设计 文件(图形文件、波形文件、文本文件)自动建立一个包含文件(.inc)。

#### 3. 基本元件

Quartus II 为原理图设计提供了各种基本元件(在\quartus\libraries\other 目录中), AHDL 语言所使用的基本元件(primitive 原语)只是电路设计中的 部分。原理图设计中的某些基 本元件在 AHDL 文件中被一些运算符、关键字和语句代替。

AHDL 文件中的基本元件主要是缓冲器、触发器和锁存器。TDF 文件在调用基本元件

# EDA 技术及数字系统的应用

模块时, 无需讲行函数原型语句说明或用 Include 语句说明要调用的这些模块, 因为这些 基本元件已被系统预先定义和默认(用保留标识符表示)。

#### 1) 鲉发器和锁存器

表 4-5 列出了触发器和锁存器的函数原型。所有触发器都是上升沿触发、而锁存器是 电平触发。当锁存器使能或触发器时钟使能(ena)输入信号为高电平时,触发器或锁存器会 把数据输入端的信号传到输出端(q)。当使能端为低电平时,输出端状态将保持,数据输入 端无法输入信号。

由于所有触发器和锁存器都具有一个输出端口,因此要使用其输出端口,可以直接在 等式右边使用该模块的变量而不必带上端口名。同样对于只有一个输入端的函数模块(如 DFF、DFFE、TFF、TFFE),可以在等式左边直接使用该函数模块名。例如,文件中有如 下逻辑段。

VARI ARI F a.b : DFF: BECT N a=b: END:

这里的逻辑段中 a=b(不带端口名)与 a.d=lea 的含义相同。

表 4-5 触发器和锁存器的函数原型语

触发器/锁存器	AHDL 函数原型语句	
LATCH	FUNCTION (atch (d, ena)	TURNS (q);
DFF	FUNCTION off (d, clk, clm, pm)	RETURNS (q);
DFFE	EUNCTION dffe (d, clk, clm, pm, ena)	RETURNS (q);
JKFF	FUNCTION jkff (j, k, clk, clm, pro)	RETURNS (q);
JKFFE	FUNCTION jkffe (j, k, clk, chn, prn, ena)	RETURNS (q);
TFF	FUNCTION tff (t, clk, clm, pm)	RETURNS (q);
TFFE	FUNCTION tiffe (t, clk, clrn, prn, ena)	RETURNS (q);
SRFF	FUNCTION srff (s, r, clk, clm, pm)	RETURNS (q);
SRFFE	FUNCTION srffe (s, r, clk, clm, pm, ena)	RETURNS (q);

#### 2) 缓冲器

AHDL 提供的缓冲器有 CARRY(进位缓冲器)、CASCADE(级联缓冲器)、EXP(扩展缓 冲器)、GLOBAL(全局缓冲器)、LCELL(逻辑单元缓冲器)、MCELL(宏单元缓冲器)、

OPENDRN(漏极开路缓冲器), SCLK(同步时钟缓冲器), SOFT(放缓冲器), TRI(三态缓冲器)。 由于缓冲器元件仅用于对逻辑综合过程进行控制(有效地利用硬件资源),而不用于逻辑



入上沭某此缓冲器,以引导逻辑综合器产生所期望的结果。 重点介绍三杰缓冲器 TRI, 逻辑符号如图 4.3 所示, 其函数原 刑加下,

设计。因此在多数情况下,不需要使用这些缓冲器元件(TRI除外), 尤其初学者不必花费时间去理解和使用这些元件。但是如果编译器 提示所做的设计太复杂而无法处理时,那么设计者可以试着在设计中插

图 4.3 TRI 三态缓冲器



FUNCTION tri (in, oe) RETURNS (out);

当 oe=1 时, TRI 允许输入信号直接从输出端输出,即 out=in:

当 oe=0 时,TRI 的输入信号无论为何值,输出端呈现高阻态。

在使用 TRI 三态缓冲器时,应遵守以下规则:

- (1) 一个 TRI 缓冲器只能驱动一个双向引脚(BIDIR 或 BIDIRC), 但可以驱动多个输出引脚(OUTPUT 或 OUTPUTC)。
- (2) 如果在 TRI 输出端有自反馈,那么 TRI 输出端必须连接一个双向引脚(BIDIR 或 BIDIRC)。
- (3) 在输出使能信号端(oc)不恒为高电平(VCC)时, TRI 输出 ;定要连接到输出引脚端 或双向引脚端上,因为内部信号不可以为高阻状态。

# 4. 参数化宏单元和宏功能模块

AHDL 文本设计与原理图设计方法相同,除了旅兴中基本元件模块外,也能调用功能 更强大的函数模块。宏函数和参数化宏单元。这些访数模块是已设计好的实例,见表 3-6 和表 3-7 所列。在调用这些模块时,应先进行函数原型语句说明或 Include 语句说明。

# 1) 宏功能模块

宏功能模块(Macrofunction)是其个。它功能的函数模块,其中包括 74 系列数字集成电路的逻辑功能。可在 AHDL 文本文件中引用。它被系统其功地安装在\quartus\libraries\megafunctions | 球皮其子目录中。 宏功能模块的函数成型新词(不带参数)的包含文件(.inc)被系统安装在\quartus\libraries | 1 录中。设计名文量内这些宏功能模块时,需要用函数原型;行列或包含语句进载说明,然后可采用两部直接引用或者一种实例说明。例如,一个macrol TDF 条件如

```
I NCLUDE Acount ";
                        -- 4 位 "排制计数器
INCLUDE "16dmux":
                      -- 4位 进制译码器(4线-16线)
SUBDESIGN macrol
( clk
                : I NPUT:
    out [ 15, . 0] : OUTPUT:
VARI ABLE
                       -- 宝例说明
    counter
                  : 4count:
    decoder
                 : 16dmux:
BEGI N
    counter. clk = clk;
    counter. dnup = GND:
    decoder. (d, c, b, a) = counter. (qd, qc, qb, qa);
    out [15..0] = decoder. q[15..0]:
END:
```

这个文件使用 INCLUDE 语句调用两个宏模块: 4count 和 16dmux。在变量段(VARIABLE) 变量 counter 被定义为 4count 的 个实例,变量 decoder 被定义为 16dmux 功能的实例。在逻辑段中,通过实例端口的赋值方式实现信号的传递。包含文件 16dmux.inc 的内容如下:



FUNCTION 16dmux (d, c, b, a) RETURNS (q[15..0]);

下面 macro2 TDF 文件与 macro1 TDF 文件的功能相同,但 macro2 使用了内部直接引用和节点 q[3..0]创建了两个功能实例。macro2 TDF 文件如下:

在上述 TDF 文件的逻辑段中,对 4count 和 16dm 实 知時用采用了內部直接引用方式。4count 的内部直接引用由位置端口关联来变现。面 16dm x 的内部直接引用是通过命名端口来实现的。在内部直接引用中,等号看边的端下 10用位置或命名端口来关联,等号左边的端口总是使用位置端口来关联。"今使用仓置端口来关联时,端口的顺序非常重要,因为宏函数模块的端口顺序(已定义)与逐次是中端口的顺序是一一对应的。4count 的内部直接引用中。""被用作古位符,用来说例没有明确连接的端口。

#### 2) 参数化宏单元

参数化宏单元(LPM)库包拾参数设置模式的库输数1可在逻辑设计中引用。LPM包括了具有每种LPM的函数原营语句(带参数)的包含文件(.inc)、TDF文件(带参数)和原理图设计的符号文件(.bsf)。例如,参数化加法/或法器()pm\_add\_sub)的包含文件 lpm\_add\_sub.inc的内容如下:

```
FUNCTION/Tpm_add_sub (cin. dataa[LPM_WIDTH-1..0], datab[LPM_WIDTH-1..0], add_sub, clock, aclr, clken)
WITH ( LPM_WIDTH. LPM_REPRESENTATION. LPM_DIRECTION. ONE_INPUT_IS_CONSTANT, LPM_PIPELINE, MAXIMIZE_SPEED )
RETURNS (result[LPM_WIDTH-1..0], cout, overflow);
```

参数化加法/减法器的输入、输出端口和各参数的设置参见 lpm\_add\_sub.tdf 源文件。 下面 add8 文件调用 lpm\_add\_sub 模块进行实例说明来实现 8 位加法器的功能,其 TDF 文 件如下:

```
INCLUDE "1pm_add_sub.inc";
SUBDESI GN add8
( a[8.1], b[8.1] : INPUT; -- 两个加数
c[8.1] : OUTPUT; -- 加数和
carry_out : OUTPUT; -- 进位
)
VARI ABLE -- 实例说明
8 adder: 1pm_add_sub WITH(LPM_WIDTH=8, LPM_REPRESENTATION="unsigned");
BEGIN
```



```
8adder.cin=GND;
8adder.dataa[]=a[];
8adder.datab[]=b[];
8adder.add_sub=GND;
c[]=8adder.result[];
carry_out=8adder.cout;
FND;
```

在上述 TDF 文件的变量段中, 参数化模块 lpm\_add\_sub 的实例只定义 LPM\_WIDTH 和 LPM REPRESENTATION 的参数值, 变量 8adder 被定义为 lpm add sub 的一个实例。

# 4.4 AHDL 的描述语句

从 AHDL 的设计结构可以看出,一个 TDF 文件必须包括。一个设能段, 其他段和语句都是可选的,而不是必需的。为便于叙述,把 CHDL 的描述语句分为用于文 本编辑的语句(文本编辑语句)和用于逻辑段的设计语句(逻辑设计语句)。

## 4.4.1 文本编辑语句

文本编辑语句主要包括标题(TITLE)语句、整价CONSTANT)语句、参数(PARAMETERS) 语句、选择(OPTIONS)语句、定义(DEFINE)记录、包含(INCLUDE)语句和函数原型(Function Prototype)语句。包含语句和函数原型设置在 4.3 节介组过。

1. 标题语句

标题语句为编译器产生报告文件(.rpt),提供文档等。其格式如下:

TITLE "字符串"

使用标题语句时 逆等以下规则: \*

- (1) 如果衣包题内需用双引号标记,则必须使用两个双引号,如
- TITLE " ""EPM5130"" Display Controller";
- (2) 标题语句在一个 TDF 文件中只能使用一次:
- (3) 标题语句必须放在所有段之外。
- 2. 常量语句

常量语句的作用是用一个有意义的符号名来代替一个数值或一个算术表达式(常数)。 其格式如下:

CONSTANT 符号名= 数值或表达式;

常量语句是由关键字 CISTANT 开始,后跟符号名、等号和数值。常量语句必须放在 所有 AHDL 段的外边。例如:

```
CONSTANT IO_ADDRESS = H"0370";
SUBDESIGN decode2
( a[15..0] : INPUT;
ce : OUTPUT;
```

# EDA 技术及数字系统的应用

```
)
BEGIN
ce = (a[15..0] == IO_ADDRESS);
END;
```

此例中用符号名 IO\_ADDRESS 代表十六进制数 H"0370"。用符号名代替数值的方式 有利于设计文件的可读性,同时易于修改。

# 3. 参数语句

参数语句用来说明一个或多个参数,这些参数控制一个参数化的强函数或宏函数的执行。也可为每一个参数指定一个默认值(参数值)。其格式如下:

```
      PARAMETERS

      (

      参数名 = 参数值,

      参数名,

      参数名)

      ;
```

参数语句用关键字 PARAMETERS 开始,随该可止一个或多个参数,用逗号","分开,并且这些参数括在网括号中,句末用一个分号。在使用参数前,必须用参数语句进行说明,参数可被赋予参数值(用等式表示),参数值(表)字符申和数值。例如:

```
PARAMETERS
(FILENAME = 'myfile, mkf'
WI DTH.
AD_WI DTH = 8.
NUMWORDS = 22 AD_WI DTH
);
```

选择语句用来为整个文件中的组设定位的默认顺序。一般组内的成员按路序排列,如 a[4.1] 的最左边 a4 为最高有效位(MSB), a1 为最低有效位(LSB)。为了按升序排列,必须 用 Options 语句对最右位(BIT0)进行指定,如 OPTIONS BIT0 = MSB; 书写格式可为 a[1.4], 否则编译时会产生警告信息。

其格式如下:

## OPTIONS BITO = 有效位:

其中有效位可设置为 MSB(最高有效位)、LSB(最低有效位)和 ANY。选择语句位 F TDF 文件的 F 设计段前,如果该 TDF 文件是项层文件,那么选择语句将作用于整个文件。

#### 5. 定义语句

定义语句允许设计者定义 个运算函数,这个运算函数是根据选择的自变量产生一个 值的数学函数。其格式如下:

**DEFINE** 函数名(变量,变量)= 表达式;





例如:

DEFINE MAX(a, b) = (a>b) ? a : b :

使用定义语句时,应遵守以下规则:

(1) 定义语句由 DEFINE 开始,随后是一个函数名和括在圆括号内的一个或多个自变量的表。

- (2) 在自变量表中的自变量用逗号"、"分开,等号把自变量表和运算表达式分开。
- (3) 如果没有列出自变量,那么运算函数的行为如同一个常量。
- (4) 定义语句用一个分号":"结束。

## 4.4.2 逻辑设计语句

逻辑设计语句一般在逻辑段中使用,用来描述设计电路的逻辑功能。逻辑设计语句包括赋值语句、TRUTH TABLE 语句、IF THEN 语句、CASE 语句、IF GENERATE 语句、FOR GENERATE 语句和 DEFAULTS 语句。

# 1, 赋值语句(布尔等式)

在 TDF 文件逻辑段中,逻辑等式用来表示分子间的连接及输入/输出引脚、函数模块和状态机的输入信号流和输出信号流。

在逻辑等式中,用一个等号"="\*\*表示完式右边逻辑表达式的结果将赋给左边的符号(变量)节点或组。等式左边可以起一个一个变量)、端口或组名,还可以用 NOT(即!)运算符对左边任何项求反。逻辑等式,使用时应符合以下规划;

- (1) 同一个变量的多次赋值之间在逻辑上是"或"的关系。除非该变量的默认值为 VCC。
- (2) 如果等式两边乳的长度相同,那么两边乳粉节点 一对应赋值。如果两边组的长度不相同,那么左边乳的复数一定要能被右边割的位数整除。
- (3) 如果,个单独的节点、VCC 或 和D 被赋予一个组,那么把这节点或常量赋值给 这组中的每个成员
- (4) 在逻辑等式中, 逗号(,)可以用来保留没有被赋值的成员位置。例如, (a,c,)=B"1011"; 表示 a 和 b 被赋值为 1。
  - (5) 每个等式都以分号(;)结束。
  - 2. TRUTH TABLE(真值表)语句

真值表语句格式如下:

# TABLE

节点名, 节点名 ⇒ 节点名, 节点名; 输入值, 输入值 ⇒ 输出值, 输出值,

THOUSE, THOUSE THE THE CALL THE CALL

输入值, 输入值 => 输出值, 输出值;

#### END TABLE :

真值表表头由关键字 TABLE、 组由逗号和箭头符号( >)分开的真值表输入和输出的 节点名组成,并由 个分号(;)结束。表中的每项含输入值的 种组合形式及所产生的逻辑 输出值。输入和输出值对应表头的输入、输出节点。输入和输出值可以是数值、常量 VCC




或 GND、符号常量,输入值还可以是 X(无关项)。例如:

```
TABLE
                                            control:
   a0.
            f[4..1].q \Rightarrow f[4..1],d
   O.
            B"0000" => B"0001",
                                            1:
                        => B"0010" .
   n
            B" 0100"
                                            O٠
                       => B"0100" .
   1.
            B" OXXX"
                                            0:
                        => B"0101" .
   X.
            B" 1111"
                                            1:
END TABLE:
```

# 3. IF THEN 语句

IF THEN 语句流程图如图 4.4 所示。



在IF THEN 语句中可以有一个或多个表达式。如果其中某表达式结果为真,那么该表达式后面的行为语言将被执行。如果所有表达式结果都不为真,那么就执行 ELSE 后面的语句(可选)。例如,下面是用 AHDL 语言构成的 16 位二进制计数器(清零、并入)源文件;

```
SUBDESIGN ahdlcnt ( clk, load, ena, clr, d[15..0] : INPUT; q[15..0] : OUTPUT; )

VARIABLE count[15..0] : DFF; BEGIN
```





该计数器输入端口有时钟 clk、并入控制 load、使能端 ena、异步清零 clr、16 位数据输入 d[15..0], 输出端口为 g[15..0]。其实现的功能见表 4-6(功能表)。

表 4-6 16 位二进制计数器功能表

	输	λ		1 输出
clk	clr	load	ena	q[150]
×	1	×	× W	0, 0
†	0	1	× V M	d15d0
t	0	0	18 XX	加1计数
1	0	0	1/1/2	q15q0

### 4. CASE 语句

CASE 语句列出了D使可能执行的操作,实际现实何种操作,取决于关键字 CASE 后而的变量、组或表达式的值。CASE 语句格式如文:

CASE 语句是逻辑段中 · 个经常使用的语句。它以关键字 CASE 开始,以 END CASE 结束。关键字 WHEN 后跟的常数值为变量、组或表达式的可能取值,当变量、组或表达式满足这个常数值时,就执行后面的语句。如果变量、组或表达式都不满足所有 WHEN 后跟的常数值,那么就执行关键字 WHEN OTHERS 后跟的语句或者跳出 CASE 语句。例如:

```
SUBDESI GN 4p
(
   a[3..0]: INPUT;
   out: OUTPUT;
)
BEGI N
```

# EDA 技术及数字系统的应用

```
CASE a[] IS

WHEN B*x111" => out=VCC;

WHEN B*1x11" => out=VCC;

WHEN B*111x" => out=VCC,

WHEN B*111x" => out=VCC;

WHEN OTHERS => out=GND;

END CASE;

END;
```

#### 5. IF GENERATE 语句

IF GENERATE 语句与 IF THEN 语句相似,列出的一系列行为语句在确认运算表达式的运算之后执行。其格式如下:

```
IF 表达式
语句:
语句:
ELSE CENERATE
语句:
语句:
语句:
```

当运算表达式为"真"时,则执行诉的、和语句 2; "运算表达式为"假"时,则执行语句 3 和语句 4。IF GENERATE 評分》和F THEN 语句的不同之处行以下几点:

- (1) IF THEN 语句只能计算逻辑表达式,而 IF GENERATE 语句可以计算算术表达式 的 Superset:
  - (2) IF GENERATE 语句可以用在逻辑段或变量段中
  - (3) IF GENERATE 语可同 FOR GENERATE 语词特别有助于以不同方式处理特殊情况。
  - 6. FOR GENERATE 语句

FOR GENERATE 语句可重复运行其后的执行语句。其格式如下:

```
FOR 变量名 IN 表达式 1 TO 表达式 2 GENERATE
语句:
```

#### END GENERATE;

在 FOR 和 GENERATE 之间的表达式表示变量名在重复执行语句时的取值范围(表达式1到表达式2)。该变量名是临时的,只用于 FOR GENERATE 语句的范围内,在编译器处理这种语句之后该变量名中止存在,所以该变量名可以不先说明。例如:

```
CONSTANT NUM_OF_ADDERS = 8;

SUBDESIGN 4gentst
( a[NUM_OF_ADDERS..1], b[NUM_OF_ADDERS..1], cin; INPUT;
 c[NUM_OF_ADDERS..1], cout : OUTPUT;
)

VARIABLE
 carry_out[(NUM_OF_ADDERS+1)..1] : NODE;

BEGIN
 carry_out[1] = cin;
```



#### 7. DEFAULTS 语句

DEFAULTS 语句(默认语句)用来给 IF 语句、CASE 语句和真值表语句中的变量设定默 认值。对于高电平有效的信号,自动被系统设定默认值为 GND(低电平),所以只有对低电平有效的信号需要用 DEFAULTS 语句设定默认值(高电平 VCC)。

DEFAULTS 语句格式如下:

```
DEFAULTS

节点名(变量) = 常數值;

END DEFAULTS;
```

DEFAULTS 语句是以关键字 DEFAULTS 开始, 以 DD DEFAULTS 结束, 夹在中间的是逻辑等式, 用来为节点、组和变量设定默认准查由高或低电平)。例如:

```
SUBDESLON default 1
    1 [3., 0]
     ascii code[7..0]
BEGI N
DEFAULTS
       ascii coda
END DEFAULTS: .
   TABLE .
       1 13/ . 01
       B 1000"
                       B" 01100001
       B "0100"
                       B"01100010":
       B"0010"
                => B"01100011";
       B 0001"
                                         % "d" %
                     B" 01100100":
   END TABLE:
END:
```

在此例中,如果输入端 i[3..0] 的信号不是真值表中的四个输入组合(B"1000"、B"0100"、B"0010"、B"0010"、B"0001"),那么输出端 Ascii\_code[]的信号就是默认语句中设定的常数值(B"00111111")。

在使用 DEFAULTS 语句时应遵守以下规则:

- (1) 在逻辑段中只能有一个 DEFAULTS 语句,并且它是逻辑段关键字 BEGIN 之后的第一个语句:
  - (2) 在默认语句中为 个变量多次赋值,那么只有最后 次赋值有效;
  - (3) 默认语句不能给变量设置一个带 x(无关)位的默认值。
  - (4) 对于多次赋值为低电平有效的变量应该被赋以默认值 VCC。



# 4.5 数字单元电路的设计实例

现在可利用前面章节介绍的 Quartus II 开发软件 L具,进行数字电路的设计。设计输入方式可采用图形(原理图)和文本(AHDL语言)输入方式。在许多开发软件工具中提供了大量常用的数字电路部件,以便设计中调用。下面介绍常用数字单元电路的设计。

#### 4.5.1 组合逻辑电路

#### 1. 編码器和译码器

例 4.5.1 设计一个 8线-3线优先编码器。其功能表见表 4-7。

			. 1
表 4-7	8线-3	线优先编码器功能表	W

			输	λ					11	输		出
D7	D6	D5	D4	D3	D2	Dl	D0	15		Y2	Y1	Y0
1	×	×	×	×	×	X	×	MIN		1	1	1
0	1	$\times$	$\times$	$\times$	$\times$	$\times$	X,	617		1	1	0
0	0	1	$\times$	$\times$	$\times$	×	K	1		1	0	1
0	0	0	1	×	X	147	X			1	0	0
0	0	0	0	1 -	(X)	14	×	. 7.		0	1	1
0	0	0	0	10,7	1	×	$\times$	XX	~	0	1	0
0	0	0	0	10	0	1	$\times$	VY: X		0	0	1
0	0	0 🔪	0	9	0	0	1.	1X, T		0	0	0

### 设计步骤如下

(1) 建立原理图 项层文件),如图 4.5 财际




图 4.5 优先编码器原理图





(2) 用 AHDL 语言描述优先编码器 bcd8 3 的功能, 其源文件如下:

```
SUBDESLON bods 3
( D7, D6, D5, D4, D3, D2, D1, D0
                                  : INPUT :
                                   : OUTPUT .
   Y[2.0]
BEGIN.
 IF D7 THEN
  YI 1-7:
 ELSLF D6 THEN
   YII-6.
   FLSLE D5 THEN
      Y[]-5:
      ELSIF D4 THEN
          Y[]=4:
          ELSIF D3 THEN
           YI1=3
           ELSLE D2 THEN
             Y[] = 2,
             ELSIF DI THEN
              Y[]=1:
             ELSE
               Y[]=0
   END IF.
END:
```

(3) 指定器件、分配育脚、进行编译, 然后、複数据, 进行器件编程或配置。

例 4.5.2 设计 3 装 8 线译码器。其实对方法与编码器相似,首先建立项层文件(原理图)如图 4.6 所录。然后用 AHDL 语言编了 bad3 8 模块的源文件即可。




图 4.6 3线-8线译码器原理图

bcd3 8 模块的源文件描述如下:

# EDA 技术及数字系统的应用

```
WHEN 0 => Y[7..0]=1;

WHEN 1 => Y[7..0]=2;

WHEN 2 => Y[7..0]=4;

WHEN 3 => Y[7..0]=8;

WHEN 4 => Y[7..0]=16;

WHEN 5 => Y[7..0]=32;

WHEN 6 => Y[7..0]=64;


WHEN 6 THERS => Y[7..0]=128;

END CASE;

END:
```

#### 2. 码变换电路

例 4.5.3 设计 4 位二进制数/8421BCD 码的变换电路。要求核 4 位二进制数(0~F) 表示为于进制数(0~15),因此需要输出的变量为 5 位( $D_{10}$ 、 $D_{00}$ 、 $D_{01}$ 、 $D_{00}$ 、 $D_{01}$ 、 $D_{00}$ 、自 其项层文件(原理图) 如图 4.7 所示。



4bin bcd 模块的源文件描述如下:



```
B"0111" => 0 . B"0111" :
B'1000" => 0 . B"1000" :
B"1001" => 0 . B"1001" :
B'1010" => 1 . B"0000" :
B"1011" => 1 . B"0000" :
B'1100" => 1 . B"0010" :
B'1100" => 1 . B"0010" :
B'11101" => 1 . B"0010" :
B'1111" => 1 . B"0101" :
END TABLE :
END TABLE :
```

#### 3. 数码显示电路

例 4.5.4 设计一个七段数码显示译码器。首先建立原理图、如图 4.8 所示




图 4.8 七段数码显示译码器

#### Deled I 模块的源文件描述如下:

```
SUBDESI GN del ed1
( num[3..0] : INPUT;
  a, b, c, d, e, f, g: OUTPUT; -- 七段输出
BEGI N
    TABLE
      num[3..0] => a, b, c, d, e, f, g;
      H"O" => 1, 1, 1, 1, 1, 1, 0;
                                   -- 显示 0
      H" 1"
             => 0, 1, 1, 0, 0, 0, 0;
                                   -- 显示 1
      H" 2"
             => 1, 1, 0, 1, 1, 0, 1;
                                    -- 显示 2
      H"3"
             => 1, 1, 1, 1, 0, 0, 1;
                                     - 显示3
```

# G>


#### EDA 技术及数字系统的应用

```
H'4'
            -> 0, 1, 1, 0, 0, 1, 1;
                                          显示 4
  H'5'
                1. 0. 1. 1. 0. 1. 1.
                                          显水 5
  H 6'
                1, 0, 1, 1, 1, 1, 1;
                                      显示的
  H 7
                1, 1, 1, 0, 0, 0, 0, 0,
                                       显小7
  Н 8
                1, 1, 1, 1, 1, 1, 1;
                                          显示8
  H 9
                1, 1, 1, 1, 0, 1, 1,
                                          显小9
  H A
                1. 1. 1. 0. 1. 1. 1:
                                          显示: A
  H B
            -> 0.0.1.1.1.1.1.
                                          显示B
  H C
                1, 0, 0, 1, 1, 1, 0;
                                      -- 显示 C
  H D
            -> 0, 1, 1, 1, 1, 0, 1,
                                       - 显示D
  H E
           => 1, 0, 0, 1, 1, 1, 1;
                                          显水臣
  H F
           -> 1, 0, 0, 0, 1, 1, 1,
                                      -- $2KF
END TABLE.
```

#### 4. 简单组合电路

END:

例 4.5.5 设计四个开关控制 · 盖灯的逻辑电路, 要求任何 · 开关能控制灯亮和灭。 采用 AHDL 语言描述的源文件如下:



其电路原理图如图 4.9 所示。




图 4.9 开关控制灯的逻辑电路





例 4.5.6 设计函数发生器,实现下列函数:

$$F_1 = AB + BC + AC$$

 $F_2 = \overline{AB} + \overline{BC} + ABC$ 

$$F = \overline{AC} + BC + AC$$

由于这是一组3输入变量的多输出逻辑函数,因此可以采用3线-8线译码器设计。这里直接调用元件函数模块(元件库)中的3线-8线译码器74138和"与非"门,通过电路原理图来实现。首先将多输出逻辑函数写成最小项表达式;

$$F_1 = A\overline{B} + \overline{B}C + AC = m_1 + m_4 + m_5 + m_7 = \overline{Y}_1 \overline{Y}_4 \overline{Y}_5 \overline{Y}_7$$

$$F_2 = AB + BC + ABC = m_0 + m_1 + m_2 + m_4 + m_7 = Y_0 Y_1 Y_2 Y_6 Y_7$$

 $F_1 = \overline{AC} + BC + A\overline{C} = m_1 + m_2 + m_4 + m_6 + m_7 = \overline{Y}_1 \overline{Y}_2 \overline{Y}_4 \overline{Y}_6 \overline{Y}_7$ 

实现 F<sub>1</sub>、F<sub>2</sub>、F<sub>3</sub> 函数的逻辑电路如图 4.10 所示。




图 4.10 函数发生器

#### 4.5.2 寄存器和计数器

在时序逻辑电路图中,通过触发器的连接,实现寄存器和计数器。软件  $\Gamma$ 具中的每种触发器有两类,如 D 触发器分为 DFF 和 DFFE,如图 4.11 所示。

其中 DFF 是通常的 D 触发器。它有时钟端、数据输入端(D)、输出端(Q)、异步置位端 (PRN 低电平有效)和异步清零端(CLRN 低电平有效)。而 DFFE 触发器增加了一个时钟使 能端 ENA。当 ENA 1 时,DFFE 功能与 DFF 相同;当 ENA 0 时,即使有时钟作用,触



发器仍维持原来的状态。对于寄存器和计数器的设计,可采用原理图和文本输入方式描述,这里使用文本输入方式(AHDL语言)来设计。




图 4.11 两类 D 触发器

例 4.5.7 一个 8 位寄存器的 AHDL 源文件描述如下:

```
SUBDESIGN 8reg
( clk, load, d[7..0] : 1NPUT ;
q[7..0] : 0UTPUT ;
)
VARIABLE
ff[7..0]: DFFE:
BEGIN
ff[]. clk = clk;
ff[]. ena = load,
ff[].d = d[]:
q[] = ff[].q;
END;
```

其中 d[7..0] 为并行数据编》信号, clk 为时钟输入信号, load 为置数控制输入信号, q[7.0]为寄存器输出信号。建立了该 8 位寄存器前逻辑符号, 如图 4.12 所示。




图 4.12 8 位寄存器

例 4.5.8 10 位移位寄存器的 AHDL 源文件描述如下:



```
out = ff9. q;
END;
```

其中 in 为串行数据输入, out 为串行数据输出, q[9..0] 为状态的 10 位并行输出。

例 4.5.9 设计 个模可变的 6 位 进制加法计数器, 可通过计数模式 M[1..0]选择输入, 实现最多为 4 种不同模式的计数方式。假设可构成八进制、十 进制、二十四进制和 六十进制共 4 种计数模式。此计数器 6 12 24 60count 的 AHDL 源文件描述如下:

```
SUBDESI GN 6 12 24 60count
   clk, clr, m[1..0] : INPUT:
   a[5..0], co
                        : OUTPUT:
VARI ABLE
   ss. count [5..0] : DFF:
RECUN.
   count[].clk = clk;
   count[].clrn = !co&!clr;
   ss. clk = !clk:
   ss.clrn = !clr;
   co = ss. a&cl k:
   g[] = count[]:
CASE m[1..0] IS
  WHEN O =>
   IF count[]. q<5 THEN
       count[].d = count
       ss. d=GND.
   ELSE
       ss. d=VCC
   END IF.
  WHEN 1=>
   IF count | | : q<1
       count ] | d = count [ ]. o
       ss d-CNA
   ELSE
       SS d-VCC
   END IF.
  WHEN 2=>
                                    -- m[1.,0]=10时,24进制计数器
   IF count[]. q<23 THEN
       count[], d = count[], q + 1;
       ss. d=GND;
   ELSE
      ss. d=VCC
   END IF:
  WHEN 3=>
                                    -- m[1..0]=11时,60进制计数器
   IF count[].q<59 THEN
       count[].d = count[].q + 1;
       ss. d=GND:
   ELSE
       ss. d=VCC
   END IF
   WHEN OTHERS =>
   count[].d = 0;
 END CASE:
END:
```

# EDA 技术及数字系统的应用

其中 clk 为时钟输入信号, clr 为异步清零输入(高电平有效), q[5..0] 为状态输出, co 为进位输出。图 4.13 所示为此可变模计数器的仿真波形。




图 4.13 可变模计数器的仿真波形

例 4.5.10 设计 个模为 100 的十进制加法计数器(BCD 码输制),需要用两位数码管同时顺序显示十进制数 00~99。

首先用两个十进制计数器 74160 模块组成 100 进制 数器,输出高 4 位 BCD 码(DA7、DA6、DA5、DA4)和低 4 位 BCD 码(DA3、DA2、DA、DA0)。然后采用扫描显出方式,动态显示两位数码管,因此使用一片七段显示使光。通过数码管的片选端(公共端为明极),轮流显示两位数码管。该计数器的顶起次性原理图)描述如图 4.14 所示。




图 4.14 100 进制计数器原理图

图中输入时钟信号 CLKCNT 为计数时钟(频率<4Hz), CLKDSP 为扫描时钟(频率 >100Hz)。输出信号 SELNO 和 SELNI 为扫描地址,分别选择各对应数码管的显示。 DELED 模块为七段显示译码器。模块 SH8.4 完成高 4 位 BCD 码和低 4 位 BCD 码数据的



切换, 当 SEL-0 时, Q[3..0]-DA[3..0](低 4 位 BCD 码); 当 SEL-1 时, Q[3..0]-DA[7..4] (高 4 位 BCD 码)。SH8 4 模块的 AHDL 源文件描述如下;

```
SUBDESIGN sh8_4
( sel.da[7..0]: input;
q[3..0] : output;
)
BEGIN
IF | sel | THEN | -- SEL-O 时, 低 4 位 BCD 码输出
q[]=da[3..0];
ELSE
q[]=da[7..4]; -- SEL=1 时, 高 4 位 BCD 码输出
END IF;
```

#### 4.5.3 有限状态机设计

状态机就是一组触发器的输出状态随着时钟和输入信息 个或多个)按照一定规律变化的过程,一般用来实现时序逻辑电路的描述,反映验填器,计数器、状态机的状态位数和状态,常用状态转移图(或表)来表示。在 AHDL 计实现状态机是很容易的,只需要设置状态或状态值及对状态转移进行描述,余下、并来MAX+PLUSII的编译器完成。

在 AHDL 中进行状态机设计,必须在 TOF 文件中包含以下内容:

- (1) 状态机定义, 在变量段中定义状态机名及其状态, 或定义状态位。
- (2) 在逻辑段中描述状态的逻辑控制,设置状态的时钟。复位和使能信号;
- (3) 用真值表语句或 Case 语句描述状态的转换。

AHDL 的状态机实际是 Quartus II 工具中预先设计更的函数模块,它有一个时钟输入端 clk、一个使能控制端 anax 一个复位输入端 rest,以及由参数定义的状态位和状态。

例 4.5.11 《交向步进电动机控制业龄的状态转移图,如图 4.15 所示。该控制电路的输入信号有3个; / 向钟 clk、复位 reset. 《向控制 RL。输出信号为 Y[3..0],用来控制电动机的动作,每个状态对应。组不同的输出信号。当方向控制信号 RL=1 时,状态机随时钟按 yo→yo→yo→yo→yo,> yo 反向循环。




图 4.15 状态转移图

以下是双向步进电动机控制电路的 AHDL 源文件描述;

SUBDESIGN stepper ( clk, reset, RL : INPUT ;

```
Y[3, . 0]
                    : OUTPUT:
VARI ABLE
                 -- SS 定义为状态
ss : MACHINE WITH STATES (so. s1. s2. s3):
BEGI N
                  -- 设置状态的时钟和复位信号
   ss. clk = clk:
   ss.reset = reset ;
   TABLE
       ss. RL \Rightarrow ss. Y[3..0]:
       s0. 0 \Rightarrow s3 \cdot B"0001":
       വ
          1 => s1 , B"0001";
       s1. 0 => s0 . B"0010":
       s1. 1
               => s2 . B"0010":
      s2. 0 \Rightarrow s1, B"0100";
      s2. 1
               => s3 . B"0100":
          0 \Rightarrow s2, B"1000";
       93
      s3. 1 \Rightarrow s0 . B"1000"
   END TABLE;
END:
```

以上 TDF 文件中,采用真值表语句来挑选状态的转换,也可以对状态转换采用 Case 语句描述。Case 语句描述的 AHDL 源文代 未达如下:

```
SUBDESIGN stepper
                   : INPOT
( clk, reset, RL
   Y[3, 0]
VARI ABLE
   ss : MACHINE
                      STATES (s0.
BEGI N
   ss alk' - dlk;
   ss. reset = reset;
   CASE 'SS IS
      WHEN s0=> Y[3, 0]=B "0001";
                 IF RL THEN ss=s1; ELSE s=s3; END IF;
      WHEN s1=> Y[3..0]=B "0010";
                 IF RL THEN ss=s2; ELSE ss=s0; END IF;
      WHEN s2=> Y[3..0]=B "0100";
                 IF RL THEN ss=s3; ELSE ss=s1; END IF;
      WHEN s3=> Y[3..0]=B "1000";
                 IF RL THEN ss=s0: ELSE ss=s2: END IF:
   END CASE:
END:
```

### 4.5.4 综合逻辑电路

#### 1. 汽车尾灯控制电路

汽车尾灯电路控制汽车尾部左右两侧各3个指示灯, 其要求如下:

(1) 汽车正常运行时两侧指示灯全灭, 当刹车时, 尾部两侧指示灯全亮。





- (2) 右转弯时,右侧3个指示灯按000→100→010→000循环顺序点亮,左侧灯全灭。左转弯时,左侧3个指示灯也按同样循环顺序点亮,右侧灯全灭。




图 4.16 汽车尾灯显示电路

# EDA 技术及数字系统的应用

```
1, 1, 0 => x, x, x, x;
1, 1, 1 => x, x, x, x;
END TABLE:
END;
```

#### 2. 资源抢签器电路

**资**寨抢答器系统设计要求加下。

(1) 有若干队参加竞赛(设7队),每队对应一个抢警按钮,还有一个按钮给主持人用来 清零。

(2) 抢答器具有数据锁存功能,对输入信号有很强的分辨能力,只显示先抢答队的号数(用 LED 数码管显示),并且发出声响,直到主持人清零为止。

根据设计要求,进行方案确定。该系统电路分为两大模块,即控制模块和显示模块。 图 4.17 给出了竞赛抢答器电路的原理图。控制模块(qan\_da\_c)而。废输入信号的分辨、数据锁存的功能,采用硬件描述语言进行该模块描述。显示技术,要由编码器(bcd8\_3)和七段显示译码器(deled1)组成。控制模块(qan da c)的 A+tal 源文件描述如下;



其中,d[7...1] 是抢答按钳输入端(高电平有效);clk 为时钟;clr 为异步清零端(高电平有效),有信号输入时,输出信号 c 为逻辑 "1";无信号输入或清零后,输出信号 c 为逻辑 "0"。编码器(bcd8 3)和七段显示译码器(deled1)已在前面介绍过。

#### 3. 数字钟

数字钟设计要求(数字钟功能)如下:

- (1) 具有时、分、秒计数显示功能,以小时循环计时;
- (2) 具有清零,调节小时、分钟功能;
- (3) 具有整点报时功能,并且伴随 LED 灯花样显示。

该系统的原理图(顶层文件)如图 4.18 所示, 共有六个模块。其中模块 second、minute 和 hour 分别为秒、分、时的计数模块;模块 alert 为彩灯和扬声器编码模块; seltime 为扫描数据(BCD 码)的切换模块; deled 为七段显示译码器。




图 4.18 数字钟的原理图(顶层文件)

其中輸入端 clk 为计数时钟(IHz), CKDSP 为扫描时钟(>100Hz); RESET、SETHOUR 和 SETMIN 分别为清零、调时和调分输入信号。输出信号有数码管的驱动信号 A~G 和片选信号 SETN[5.0](轮流显示六位数码管); 在整点报时的输出信号(持续1分钟)为; 扬声器驱动信号 SPEAK(0.5Hz), 花样 LED 对显示信号 LAMP[2.0] 和整点脉冲信号 enhour。以下是用 AHDL 语言对这些模块的功能描述。



#### (1) 模块 second(秒计数)的源文件描述:

```
SUBDESLON second1
( clk, reset, setmin INPUT,
                                     计数时钟 clk 为 1Hz
   daout [6 0], enmin , OUTPUT: enmin 为秒计数进位输出
VARI ABLE
   count [6 0], s. DFF;
BEGIN
   count[] clk=clk.
                                      - 复位端 reset 高电平有效
   count [].clrn=!reset;
   daout []-count []. q.
   s. clk=clk.
   s. clrn=!reset.
   enmin=s.a.
   IF setmin THEN
                                         调分计数输入set min(高电平有效)
    enmin=clk.
   END IF.
   IF (count[]. g<H"59") THEN
      IF(count[3,.0], q>=9) THEN
         count []. d=count []. q+
         count []. d=count
      END LF:
   ELSE
      count [], d=0
      s. d=VCC
   END IF.
(2) 模块 minutel 分计数)的源文件
SUBDESI GN mi nut e
   clk, reset, sethour, clk1 : INPUT : -- clk 连接秒计数进位输出 enmin
   daout [6 0], enhour : OUTPUT; -- enhour 为分计数进位输出
VARI ABLE
   count [6 0], s DFF.
BEGI N
   count[] clk=clk.
   count[] clrn=!reset;
                                        复位端 reset 高电平有效
   daout [] =count [] q;
   s clk=clk;
   s clrn='reset.
   enhour=s a:
                                        调时计数输入 set hour (高电平有效)
 IF sethour THEN
   enhour≃clk1
      FLSE
      enhour=s. q:
END IF:
```



```
IF(count[] q<H"59") THEN
                                         六十进制计数
      IF (count [3..0]. q>-9) THEN
         count[] d-count[]. q+7,
                                         进制数转换为 BCD 码
      ELSE
          count [], d=count [], q+1,
      END IF.
   ELSE
      count []. d-0,
      s. d=VCC:
   END IF:
END:
(3) 模块 hour(时计数)的源文件描述:
SUBDESLGN hour
                                         cl k 连接分量数进位输出 enhour
( clk. reset
                  : INPUT.
   aout [5..0]
                 : OUTPUT:
VARIABLE
   count [ 5. . 0] : DFF.
BEGIN
   count[]. cl k=cl k,
   count[].clrn=!reset:
   daout []=count []. q.
IF (count [], q<H'23") THEN
                                           1-四进制计数
   IF (count [3. . 0], q=0) THEN
      count []. d=count []: q+7.
                                            温数转换为 BCD 码
   ELSE
      count [], d-count [], q+1,
   end if.
ELSE . . .
   county 1 d=0.
 END IF: (
END:
(4) 模块 alert 的源文件描述:
SUBDESLGN alert
( clk, dain[6 0]
                           · INPUT.
   speak, lamp[2 0]
                          · OUTPUT;
VARI ABLE
  s :
           DFF:
   SS :
           MACHINE OF BITS (lamp[2..0])
             WITH STATES (
                    s0=B"000"
                                      输出信号 lamp[2 0] = 000
                    s1=B"001",
                                      输出信号 lamp[2..0]= 001
                    s2=B"010",
                                      输出信号 lamp[2 0] = 010
                    s3=B"100" ) ,
                                      输出信号lamp[2 0]= 100
BEGI N
```

ss. cl k=cl k;

```
IF(dain[]==0) THEN
      s clk-clk:
      s. d-1s. a:
      speak-s, q;
                                          输出信号 speak 是时钟 cl k 的 分频
     CASE ss IS
      WHEN SO ->
                   ss-s1;
      WHEN s1 ->
                   ss-s2:
      WHEN s2 ->
                    ss=s3:
      WHEN s3 ->
                   ss-s1:
      WHEN OTHERS ->ss-s0:
     END CASE.
   ELSE
      ss=s0:
      speak-GND,
   END IF.
END:
(5) 模块 sel time 的源文件描述:
SUBDESIGN sel_time
   clk1, reset, sec[6. 0], min[6. 0], hours
                                               . I NPUT.
   daout[3..0], seln[5.0]
VARI ABLE
      count [2., 0]
BEGI N
      count []. ckk-clk1
      count | ]. cl n-Teset
                                              -- 六进制计数
      IF(count) | q>-5) THEN
       country d=0.
      ELSE
       count [] d-count [] q+1,
      END IF:
      TABLE
        count[] q \rightarrow seln[].
          0
                   -> B"111110",
           1
                   -> B"111101" .
           2
                   -> B"111011" .
           3
                   => B"110111" :
           Δ
                   => B"101111" .
                   => B"011111"
                    => B"xxxxxx";
                   => B"xxxxxx";
      END TABLE:
     CASE count[] IS
        WHEN O
                   => daout[]=sec[3..0];
                                                  秒的低 4 位 BCD 码(个位)
                    => daout 3=GND.
                       daout [2..0] = sec [6..4], 秒的高 4 位 BCD 码( +位)
        WHEN 2
                   => daout [] =min[3..0];
                                                  分的低 4 位 BCD 码(个位)
```



WHEN 3 => daout 3=GND;

daout [2..0]=min[6..4]; -- 分的高 4 位 BCD 码(十位)

WHEN 4 => daout [] = hour [3..0]; -- 小时的低 4 位 BCD 码(个位)

WHEN OTHERS => daout [3..2]=0; daout [1..0]=hour [5..4]; -- 小时的高 4 位 BCD 码( 上位)

FND CASE

END:

## 本章小结

AHDL语言是 Altera 公司设计开发的一种硬件描述语言,在 Altera 的 Quartus II 设计软件中使用,比其他 HDL 更有效。它是一种模块化的高级语言,完全集成于 Quartus II 系统中,它将用户的设计以各种设计文件(文本设计文件 TDF、图形设计文件 BDF等)形式保存,并可对其进行编译、调试、检错、模拟、下载等操作。如 HDL语言还特别适合于描述复杂的组合逻辑、组(Group)运算、状态机、真值表积过程逻辑。



- 4-1 用 AHDL 编写的设计文件的本本结构由哪儿部分组成? 各部分的作用是什么?
- 4-2 用 AHDL 设计一个 BCD 褐输出的 185 进制计数器。
- 4-3 用 AHDL 设计一个老人表决器, 多数同意婉通过。
- 4-5 用 AHDL 设计一个汽车尾灯电路,控制汽车尾部左右两侧各 3 个指示灯, 其要求如下:
  - (1) 汽车正常运行时两侧指示灯全灭, 当刹车时, 尾部两侧指示灯全亮。
- (2) 右转弯时,右侧3个指示灯按000→100→010→000循环顺序点亮,左侧灯 全灭。左转弯时,左侧3个指示灯也按同样循环顺序点亮,右侧灯全灭。
  - (3) 在转弯刹车时,转弯这侧的三个尾部灯按同样循环顺序点亮,另一侧的灯全亮。
  - (4) 当应急开关打开时,尾部两侧指示灯都闪烁。

# 第5章

# 硬件描述语言 VHDL

# 学习目标和要求

- ◆ 了解 VHDI 的语言特点和基本结构:
- ◆ 熟悉 VHDL 的语言规则:
- ◆ 掌握 VHDL 设计流程和语句;
- ◆ 掌握 VHDL 实现各种类型数字即路的方法。

本章首先介绍 VHDL 语言的基本就和语言要素。使读者初步掌握 VHDL 的基本知识;然后介绍 VHDL 语言的描述方法。最后通过大量设置,例的介绍、使读者进一步掌握 VHDL 语言的数字系统设计方法。

## 5.1 VHDL 基本结构

一个完整的VHDL设计文件,或者说设计实体,通常要求能为VHDL综合器所支持,并能作为一个独立的设计单元(模块),即以元件的形式而存在的VHDL描述。这里的所谓元件,既可以被高层次的系统所调用,成为该系统的一部分;也可以作为一个电路功能块而独立存在和独立运行。在VHDL源文件中,通常包含实体(Entity)、结构体(Architecture)、配置(Configuration)和库(Library)程序包(Package)四个部分,其中实体和结构体这两个基本结构是必需的。

对 VHDL 语言来讲,字母的大小写是不加区分的。本书为了阅读方便,对于 VHDL 文件中使用的关键字用大写字母来表示,小写字母表示设计者自己定义的部分。下面以 VHDL 语言描述的简单示例来详细说明 VHDL 结构、语句描述、数据规则和语法特点等。

#### 5.1.1 多路选择器的 VHDL 描述

2选1的多路选择器逻辑图如图5.1所示, A和B分别是两个数据输入端的端口名, S为通道选择控制信号输入端的端口名, Y为输出端的端口名。其逻辑功能可表述为: 若So, 则Y—A; 若S=1,则Y—B。





图 5.1 2 选 1 的多路选择器逻辑图

例 5.1.1 用 VHDL 语言描述 2 洗 1 的多路选择器如下:

```
-- 实体: 实体名为 MUX2_1
ENTITY mux2_1 IS
PORT ( A , B : IN BIT ;
S : IN BIT ;
Y : OUT BIT );
END ENTITY MUX2_1;
-- 结构体: 描述选择器的功能
ARCHI TECTURE one OF mux2_1 IS
BEGIN
Y<= A WHEN S='O' ELSE
b ;
END ARCHI TECTURE one:
```

这是一个完整的 2 选 1 的名號选择器的 VHDL 描述 VHDL 编译器和综合器可以独立 地对它进行编译、综合和时存负负,也可以对目标之类,PLD/FPGA 进行适配。此多路选 择器的 VHDL 描述由两款公组成。

- (1) 以关键字 ENTITY 引导, END BNTTY MUX2 1 结尾的语句部分, 称为实体。它描述电路器架的外部情况及信号断口的基本性质(如输入和输出)。实体的电路意义相当于器件, 在电影原理图上相当于元件符号。图 5.1 可以认为是实体的图形表达。
- (2) 由关键字 ARCHITECTURE 引导, END ARCHITECTURE one 结尾的语句部分, 称为结构体。它描述电路器件的内部逻辑功能或电路结构。

VHDL 结构的 个显著特点就是,任何 一个完整的设计实体都可以分成内外两个部分,外面的部分称为可视部分,由实体名和端口组成; 里面的部分称为不可视部分,由实际的功能描述组成。 一个完整的 VHDL 设计文件应具有如图 5.2 所示的比较固定的四个基本部分。其中库、程序包使用说明用于打开调用)该设计实体将要用到的库、程序包; 实体说明用于描述该设计电路与外界的接口信号,是可视部分; 结构体说明用于描述该设计电路内部工作的逻辑功能关系,是不可视部分。在 一个实体中可以含有 一个或 一个以上的结构体,而在每个结构体中又可以含有 一个或多个进程及其他语句。根据需要,实体还可以有配置说明语句,用于层次化中对特定的设计实体进行元件例化,或是为实体选定某个特定的结构体。




图 5.2 VHDL设计文件基本结构

#### 5.1.2 实体

VHDL语言描述的对象称为实体(Entity)。实体代表几乎被有限制,可以将任意复杂的系统抽象成一个实体,也可以将一块电路板、一个芯片、一电路单元甚至一个门电路看作一个实体。如果设计时,对系统自项向下分层、划入对决,那么各层的设计模块都可以有作实体。项层的系统模块是项级实体,低层次分为设计模块是低级实体。描述时,高级实体可将低级实体当作元件来调用。至于该元件为常的具体结构或功能可在低一级实体的描述中再详细给出。

#### 1. 实体语句结构

实体说明单元语句的书写格式如下:

实体说明 之必须以语句"ENTITY 实体名 IS"开始,以语句"END ENTITY 实体名;"结束。其中的实体名由设计者自己定义,用来表示被设计电路实体的名称,也可作为其他设计调用该实体时的名称。在 MAX+PLUS II 和 QUARTUS II 开发工具中实体名与保存该实体的 VHDL 源文件名必须是一样的。

### 2. 类属参数说明语句

类属参数说明语句(可选项)必须放在端口说明语句之前,用以设定实体或元件的内部 电路结构和规模,常用来规定端口的大小、实体中子元件的数目及实体的定时特性等。其 书写格式如下:

GENERI C ( 常数名: 数据类型[: =设定值];

常数名: 数据类型[:=设定值]);

类属参数说明语句以关键字 GENERIC 引导 个类属参量表,在表中提供时间参数或 总线宽度等静态信息。类属参量是 种端口界面常数,它和常数不同,常数只能从设计实 体的内部得到赋值且不能改变,而类属参量的值可由设计实体的外部提供。因此设计者可



以从外面通过类属参量的重新设定而改变 个设计实体或 个元件的内部电路结构和 规模。

例如:

ENTITY muxi IS

GENERIC(addwidth:integer:=16);

PORT(add\_bus:OUT STD\_LOGIC\_VECTOR(addwidth-1 DOWNTO 0));

在这里, GENERIC 语句对实体 MUX1 作为地址总线的端口 add\_bus 的数据类型和宽度做了定义,即定义 add bus 为一个16 位的位矢量,其中常数名 addwidth 定义为16。

#### 3. 端口说明语句

在电路图上,端口(PORT)对应于元件符号的外部引脚。端口说明语句是对基本设计实体(单元)与外部接口的描述,也可以说是对外部引脚信号的名称、数据类型和输入/输出方向的描述。端口说明语句的书写格式如下:

PORT (端口名:端口模式 数据类型;端口名:端口模式 数据类型;

- (1)端口名是设计者为实体的每一个对东迪迪所取的名称,端口模式是指这些通道上的数据流动方式,如输入或输出等。 一个或多个端口。端口类似于原理图部件符号上的管脚。实体与外界交流的信息必须通过端入通道流入或流出。
- (2) 端口模式。在 IEEE 10% 标准包中定义了 4. 种表则所端口模式:输入(IN)、输出(OUT)、双向(INOUT)积输出缓冲(BUFFER)。端口被2007用图 5.3 来说明,图中方框代表一个设计实体或模块。



图 5.3 端口模式示意图

"IN"模式定义的通道确定为输入端口,并规定为单向只读模式,可以通过此端口将变量信息或信号信息读入设计实体中。

"OUT"模式定义的通道确定为输出端口,并规定为单向输出模式,可以通过此端口 将信号输出设计实体,或者说可以将设计实体中的信号向此端口赋值。注意:输出模式不能用于被设计实体的内部反馈,因为输出端口在实体内不能看作可读的。

"INOUT"模式定义的通道确定为输入、输出双向端口,即可以对此端口赋值,也可以通过此端口读入数据。双向模式端口允许引入内部反馈。

"BUFFER"模式定义的通道确定为具有数据读入功能的输出端口,既允许信号输出到实体外部,同时又可以在实体内部引用该端口的信号。缓冲端口既能用于输出,也能用于反馈。

(3)数据类型。数据类型是指端口上流动的数据的表达格式。VHDL是一种强类型语言,它对语句中的所有操作数的数据类型有严格的规定。即对传输或存储的数据类型做出




图 5.4 结构体的基本组成

明确的界定。在VHDL中常见的数据类型有多种, 如整数数据类型(INTEGER)、布尔数据类型 (BOOLEAN)、位矢量数据类型(STD\_LOGIC)和位数据类型(BID)等。

#### 5.1.3 结构体

结构体(Architecture)也称构造体,结构体描述了基本设计单元(实体)的结构、行为、元件及内部连接关系,也就是说它定义了设计实体的功能,规定了设计实体的数据流程,制定了实体内部元件的连接关系。一个完整的结构体一般由两大部分组成:说明语句(可选项)和风能描述语句,可以用图5.4来说明。

- (2)、以應備述语句。描述实体的逻辑行为及以各种公司的描述风格表达的功能描述语句。包括各种顺序语句和并行语句。

#### 1. 结构体语句

结构体语句的书写格式如质

ARCHITECTURE 结构体务 OF 实体名 I

BEGI N

功能貓速語句, END ARCHITECTURE 结构体名

其中,结构体名由设计者自行定义、OF 后面的实体名指明所在设计实体的名称。但是当一个实体具有多个结构体时,结构体的名称不可重复。结构体的说明语句部分必须放在关键字"ARCHITECTURE"和"BEGIN"之间,结构体必须以"END ARCHITECTURE 结构体名;"作为结束句。

#### 2. 结构体的说明语句

结构体的说明语句是对结构体的功能描述语句中将要用到的信号(SIGNAL)、数据类型(TYPE)、常数(CONSTANT)、允件(COMPONENT)、函数(FUNCTION)和过程(PROCEDURE)等加以说明的语句。需要注意的是,在一个结构体中,说明和定义的数据类型、常数、元件、函数和过程只能用于这个结构体。如果希望这些定义也能用于其他的实体或结构体,则需要将其作为程序包来处理。

#### 3. 功能描述语句

如图 5.4 所示的功能描述语句可以含有互种不同类型的语句,它们之间是以并行方式 工作的。在每 类型语句结构的内部可能含有并行运行的逻辑描述语句或顺序运行的逻辑



描述语句。这就是说,这互种类型语句本身是并行语句。但它们内部所包含的语句并不一 定是并行语句,如进程语句内包含顺序语句。这互种类型语句的基本组成和功能如下。

- (1) 块语句是由一系列并行执行语句构成的组合体,它的功能是将结构体中的并行语句组成一个或多个子模块。
- (2) 进程语句定义顺序语句模块,用以将从外部获得的信号值,或内部的运算数据向 其他的信号进行赋值。
  - (3) 信号赋值语句将设计实体内的处理结果向定义的信号或界面端口进行赋值。
- (4) 元件例化语句对其他的设计实体做元件调用说明,并将此 元件的端口与其他的元件、信号或高层次实体的界面端口进行连 接。

(5) 子程序调用语句用以调用过程或函数,并将获得的结果赋

DFF1

CLK Q

例如, 个D触发器功能的VHDL描述,其元件模块如图 5.5 图 5.5 D触发器模块

所示。D 触发器的 VHDL 描述方式如下: I FEE 座 LI BRARY 1 EEE : USE LEEE, STD LOGIC 1164, AND 使用说明 实体: D触 ENTI TY dff1 IS - 字体名为 dff 1 发器外部 PORT ( CLK : LN STD LOGIC 接口信号 STD LOGIC 说明 OUT STD\_LOGIC END ENTITY OCH ARCHITECTURE a OF dff1 SKGNAL OT : STD LOGIC -- 信号说明语句 BEGI N PROCESS ( CLK ) -- 进程语句 结构体, BEGI N IF (CLK EVENT AND CLK =' 1') 描述D触 -- 1 升沿触发 发器功能 THEN 01<= D: END IF: Q<=Q1: -- 赋值语句 END PROCESS. END ARCHITECTURE a:

#### 5.1.4 库、程序包及配置

值于信号。

一个可综合的 VHDL 描述的设计文件中,一般不可缺少的三个部分是库的说明、实体和结构体。根据 VHDL 语法规则,在 VHDL 语言中使用的文字、数据对象、数据类型都需要预先定义。可以将预先定义好的数据类型、元件调用声明及一些常用了程序汇集在一起,形成程序包,供 VHDL 设计实体共享和调用,若干个程序包则构成库。配置用来从库中选取所需要的各个模块,从而完成硬件电路的描述。

#### 1. 库(Library)

在利用 VHDL 语言进行工程设计时,需要把一些有用的信息汇集在一个或几个库中以

# EDA 技术及数字系统的应用

供调用。这些信息可以是预先定义好的数据类型、子程序等设计单元的集合体(程序包),或预先设计好的各种设计实体(元件库程序包)。因此,可以把库看成 种用来存储预先完成的程序包和数据集合体的仓库。库可由用户生成或由 ASIC 芯片制造商提供,以便在设计中为大家所共享。

在 VHDL 语言中,库的说明语句与 C 语言中的头文件一样,总是放在设计文件的最前面。使用库的方法是在设计项目的开头声明选用的库名,用 use 语句声明选中的程序包。例如、一个库的说明语句"LIBRARY IEEE;"表示打开了 IEEE 库,即为其后的设计实体打开了以此库名命名的库,以便可以利用此库的程序包。

VHDL语言中常用的库有 IEEE 库、STD 库和 WORK 库。

#### 1) IEEE 库

IEEE 库是 VHDL 设计中最常见的库,包含 IEEE 标准的程序包和其他一些支持工业标准的程序包。主要包括 STD\_LOGIC\_1164、NUMERIC\_BIT、NUMERIC\_STD 和 Synopsys 公司的 STD\_LOGIC\_ARITH、STD\_LOGIC\_SIGNED、STD\_LOGIC\_UNSIGNED 等程序包。 其中 STD\_LOGIC\_1164 是數重要的程序包。大部分基)数一条设设计的程序包都以此程序包设定的标准为基础。在 IEEE 库中符合 IEEE 标准两件序包并排符合 VHDL 语言标准,因此需要用 LIBRARY 和 USE 语句声明,USE 设计语典种常用格式。

USE 库名、程序包名、项目名; USE 库名、程序包名、ALL;

第一行语句格式的作用是,风入设计实体开放指定块中的特定程序包内所选定的项目。第二行语句格式的作用是一向本设计实体开放指定设计的特定程序包内所有的内容。 例如,语句

USE I EEE. STD\_LOGI 0\_T164. ALL

表明打开IEEE 原中的 STD\_LOGIC 1164 是强心,并使程序包中所有的公共资源对于本语句后面的设计。 公全部可用。这里关键字 "ALL" 代表程序包中所有资源。

#### 2) STD 库

VHDL 语言标准定义的两个程序包,即 STANDARD 和 TEXTIO,它们被收入 STD 库中。由于 STD 库符合 VHDL 语言标准,因此无需用 LIBRARY 和 USE 语句声明,在 VHDL 编译和综合过程中,也可随时调用这两个程序包中的所有内容。

#### 3) WORK 库

WORK 库是用户 VHDL 设计的现行工作库,用于存放用户设计和定义的一些设计单 元和程序包,因而是用户自己的仓库,用户设计的实体、模块及已设计好的元件都放在其 中。WORK 库自动满足 VHDL 语言标准,因此不必在 VHDL 程序中预先说明。

#### 2. 程序包(Package)

在设计实体中声明的数据类型、了程序或数据对象只能用于本实体和构造体内部,不能被其他实体和构造体使用,就像高级语言中的局部变量 样。为了使数据类型、元件、 子程序等能被多个设计实体调用或共享,VHDL 提供了程序包的机制。程序包就像公用的 工具箱,各个设计实体都可使用其中定义的工具。程序包的 般语句格式如下:



 PACKAGE
 程序包含
 -- 程序包首

 程序包含
 -- 程序包首

 END 程序包名:
 -- 程序包体

 PACKAGE BODY 程序包名 IS
 -- 程序包体

 程序包体说明部分及包体内容
 END 程序包名:

程序包的结构由程序包的说明部分,即程序包首和程序包的内容(即程序包体)两部分组成。一个完整的程序包中,程序包首的程序包名与程序包体的程序包名是同一个名称。程序包首为程序包定义接口,其方式与实体定义模块接口非常类似;程序包体规定程序包的实际功能,其方式与模块的结构体语句描述方法相同。

如果仅仅是定义数据类型或定义数据对象等内容,程序包体是不必要的,程序包首是 可以独立使用的。但是在程序包中若有子程序说明时,则必须有对应的子程序包体,这时 行程序内容必须放在程序包体中。

例 5.1.2 下面是 max pac 程序包对求最大值函数 max 短价的描述:

```
LIBRARY LEEE:
USE I EEE. STD_LOGI C_1164. ALL
PACKAGE max pac IS
                                            - 程序包首
   FUNCTION max(a, b, STD LOGIC VECTIOR)
            RETURN STD LOGIC VECTOR
   END max;
END max_pac :
PACKAGE BODY max_pkc IS
   FUNCTION max(a, b' STD LOGIC VECTIOR)
       RETURN STD LOGI & VECTOR IS
      BEGI N
        IF (axb) THEN RETURN a
                   RETURN by
        ELSE ,
       END IF.
   END max
END max pac:
```

上述 max\_pac 程序包也是用 VHDL 语言编写的,所以其源文件也需要以.vhd 文件类型保存,即以 max\_pac.vhd 源文件名保存。max\_pkc 程序包声明了一个检查最大值的函数max,并在程序包体中对这个函数进行了具体实现。

### 3. 配置(Configuration)

配置语句描述层与层之间的连接关系及实体与结构体之间的连接关系。设计者可以利用这种配置语句来选择不同的结构体,使其与要设计的实体相对应。目前配置语句不被综合所支持,主要在前期仿真中使用。在仿真某一个实体时,可以利用配置来选择各种不同的结构体,进行性能对比试验以得到性能最佳的结构体。配置语句的基本书写格式如下:

```
Configuration 配置名 OF 实体名 IS
FOR 选配结构体名
END FOR:
END 配置名:
```



其中,配置名是该默认配置语句的标志,实体名是要配置的实体的名称,选配结构体 名就是用来组成设计实体的结构体名。

### 5.2 VHDL 语法规则

VHDL 具有计算机编程语言的一般特性,其语法规则是编程语句的基本要求,反映了 VHDL语言的特征。准确理解和掌握 VHDL语言的语法规则的含义和用法,对于正确地完成 VHDL 描述的设计文件十分重要。VHDL的语言规则上要有 VHDL文字规则、数据对象、数据类型和各类操作数及运算操作符。

#### 5.2.1 文字规则

VHDL语言与其他计算机高级语言一样,也有自己的文字规则和表达方法,在编写中需要认真遵循。

### 1. 数字

数字型文字可以有多种表达方式:可以是上述制数,也可以表示为以二进制、八进制 或十六进制等为基数的数;可以是整数,也可以是等有小数点的浮点数。

(1) 十进制整数表示法,如 012,5,78,456 (=78456),156E3 (=156000)。

注意: 在相邻数字之间插入下画线 对十进制数值不产生影响,仅仅是为了提高文字的可读性,允许在数字之前冠以著六个0,但不允许在数字之间存在空格。

(2) 以数制基数表示的数值压个部分组成。第一部分,用一进制数标明数值进位的基数;第二部分,数值陶瓷行"#";第三部分,这么的文字;第四部分,指数隔离符号"#";第丘部分,用于建设表示的指数部分,这一部分的数如果为 0 可以省去不写。例如,2#111 1011#、#1473#、16#A8#E1,16#E0#E+4。

对以基数表示的数而言,相邻数字间插入下画线不影响数值。基数中的最小数为 2, 最大数为 16,表示的数中允许出现 A 至 F 的字母,大小写字母意义无区别。

- (3) 实数: 实数必须带有小数点,如 12.0,0.0,3.14,6\_741\_113.666,52.6 E-2。
- (4)物理量文字(目前 VHDL 综合器不支持物理量文字的综合),如 60 s(秒), 150m (米), 187A(安培)。

#### 2. 字符和字符串

字符是用单引号引起来的 ASCII 字符,可以是数值,也可以是符号或字母,如'E', 'e', '\$', '23', 'A'。字符串是'维的字符数组,需放在双引号中。VHDL 中有两种类型的字符串;文字字符串和数位字符串。

- (1) 文字字符串是用双引号引起来的 串文字, 如"FALSE", "X", "THIS IS END", "BBSCC"。
- (2) 数位字符串又称为位矢量字符串,是被双引号引起来的扩展的数字序列,数字序列前冠以基数说明符。基数符有"B"、"O"、"X",它们的含义如下。
  - B: 上进制基数符号,表示上进制位 0 或 1,在字符串中每一个位表示一个 BIT。



- O: 八进制基数符号,在字符串中每 个数代表 个八进制数,即代表 个3位(BIT)的:进制数。
  - X: 十六进制基数符号, 代表 · 个十六进制数, 即代表 · 个 4 位 . 进制数。例如, 数字字符串: B"1011 1111", O"152", X"F821"。

#### 3. 标识符

标识符是最常用的操作符。在 VHDL 语言中是各种成分的名称,可以是常数、变量、信号、端口、子程序或参数的名称。定义标识符需要遵循以下书写规则:

- (1) 标识符必须以英文字母开头:
- (2) 英文字母、数字(0~9)和下画线都是有效的字符;
- (3) 标识符中的英文字母不区分大小写:
- (4) VHDL 的关键字不能作为标识符使用:
- (5) 必须是单 下画线 "\_", 其前后都必须有英文字母或数字。 些合法的标识符: S MACHINE, present state, sign (2)

不合法的标识符: present-state(符号 "-" 不能作为[法计符], 3states(起始为数字), cons\_now(双下画线), Begin(关键字)。

VHDL'93 标准版的 VHDL 语言支持扩展标识符。扩展标识符的识别和书写规则是用两个反斜杠来界定扩展标识符。以上不合法的标识符如果是扩展标识符就是合法的,如Begin\、\present-state\、\3states\、\cons\_tom。目前许多 VHDL 工具还不支持扩展标识符。

#### 4. 关键字

VHDL 定义的关键字(义称以阳子)不能作为标识为(文键字在VHDL 中有特殊的含义, 不能用作 VHDL 语言电荷其他用途。VHDL 常用关键字如下:

ABS	DØWNTO	LIBRARY	POSTPONED	SRL
ACCESS	ELSE	LINKAGE	PROCEDURE	SUBTYPE
AFTER	ELSIF	LITERAL	PROCESS	THEN
ALIAS	END	LOOP	PURE	TO
ALL	ENTITY	MAP	RANGE	TRANSPORT
AND	EXIT	MOD	RECORD	TYPE
ARCHITECTURE	FILE	NAND	REGISTER	UNAFFECTED
ARRAY	FOR	NEW	REJECT	UNITS
ASSERT	FUNCTION	NEXT	REM	UNTIL
ATTRIBUTE	GENERATE	NOR	REPORT	USE
BEGIN	GENERIC	NOT	RETUEN	VARIABLE
BLOCK	GROUP	NULL	ROL	WAIT
BODY	GUARDED	OF	ROR	WHEN
BUFFER	IF	ON	SELECT	WHILE
BUS	IMPURE	OPEN	SEVERITY	WITH
CASE	IN	OR	SIGNAL	XNOR
COMPONENT	INERTIAL	OTHERS	SHARED	XOR



CONFIGURATION INOUT OUT IS PACKAGE

SLL

SLA

CONSTANT

DISCONNECT LABEL

PORT

SRA

·般在书写 VHDL 语言时,应将 VHDL 的关键字大写或设置为黑体,设计者自己定 义的字符应小写,以使得设计文件便于阅读和检查。尽管 VHDL 仿真综合时不区分大小 写, 但一个优秀的设计者应该养成良好的习惯。

#### 5 下标文及下标段文

下标名用于指示数组型变量或信号的某一元素,而下标段名用于指示数组型变量或信 号的某一段元素(数组), 其书写格式如下:

信号名或变量名(表达式1 TO/DOWNTO 表达式2);

表达式的数值必须在数组元素下标范围以内,并且必须是可计算的。如果是不可计算 的,则只能在特定的情况下综合,且耗费资源较大。TO/A/K数组下标序列由低到高, DOWNTO 表示数组下标序列由高到低。下面是下标名和下标段名使用示例。

SIGNAL a, b, c: BIT \_VECTOR(0 TO 7): SIGNAL s : INTEGER RANGE O TO 3:

SIGNAL x, v : BIT:

 $x \ll a (s)$ :

 $y \le b (3)$ ;

 $c(0 T0 3) \le a(2 T0 5)$ : c(4 TO 7) <= b(7 DOWNTO 4);

以段的方式进行城值 以段的方式进行业值

上例中, a(s)为下标语句; a是不可计算的下标客, 见能在特定情况下进行综合; b(3)的 下标为 3, 可以进行综合。cto TO 3)、a(2 TO 5)、4 TO 7)和 b(7 DOWNTO 4)为下标段语句。

## 5.2.2 数据对象

在 VHDL 数据对象(Data Objects)类似于一种容器,它接受不同数据类型的赋值。 VHDL 的数据对象有三种,即常量(Constant)、变量(Variable)和信号(Signal)。前两种数据 对象可以从传统的计算机高级语言中找到对应的数据类型。其语言行为与高级语言中的变 量和常量十分相似。但信号这一数据对象比较特殊,它具有更多的硬件特征,是 VHDL中 最有特色的语言要素之一。

#### 1. 常量

常量是指在设计实体中不会发生变化的值,并且可以是任何数据类型。常数的定义和 设置主要是为了使设计实体中的常量更容易阅读和修改。常量是一个恒定不变的值,一旦 做了数据类型和赋值定义后,在设计实体中不能再改变,因而具有全局性意义。常量的定 义格式如下:

CONSTANT 常量名: 数据类型: =表达式:

例如:

CONSTANT ffbus: STD\_LOGIC\_VECTOR: = "00110111"; - · 标准位矢类型 CONSTANT vcc : REAL; =5. 0; 宝粉老刑



CONSTANT del v : TIME: =30ns:

-- 时间类型

VHDL 要求所定义的常量数据类型必须与表达式的数据类型 致。常量定义语句所允许的设计单元有实体、结构体、程序包、块、进程和子程序。在程序包中定义的常量可以暂不设定具体数值、可以在程序包体中设定。

常量的可视性,即常量的使用范围取决于它被定义的位置。在程序包中定义的常量具有最大的全局化特征,可以用在调用此程序包的所有设计实体中;定义在设计实体中的常量,其有效范围为这个实体定义的所有结构体;如果常量定义在设计实体的某一结构体中,则只能用于此结构体;定义在结构体的某一单元的常量,如一个进程中,则这个常量只能用于这一进程。这就是常量的可观性规则。

#### 2. 变量

在 VHDL 语法规则中,变量是一个局部量,只能在进程和大程序中使用。变量不能将信息带出定义它的当前结构体。变量的赋值是一种理想化的数据化输,是立即发生、不存在任何延时的行为。变量常用在实现某种算法的赋值语句中,上要作用是在进程中作为临时的数据存储单元,不具有实际电路的物理意义,变量价定义格式如下;

VARI ABLE 变量名: 数据类型 [:=初始值];

例如, 变量的定义语句:

VARIABLE a : INTEGER RANGE

VARIABLE b, c : INTEGER 5

VARIABLE d : STD LOGIC

变量定义语句户的初始值可以是一个繁变的具有相同数据类型的常数值,也可以是一个全局静态表达式, 这个表达式的数据类型必须与所赋值变量 致。此初始值不是必需的, VHDL 综合过剩户将略去所有的初始值, 因此 VHDL 综合器不支持设置初始值。

变量作为局部量,其适用范围仅限于定义了变量的进程或了程序。变量的值将随变量 赋值语句的运算而改变。变量赋值语句的书写格式如下:

日标安量名: 表法さ

变量赋值符号是":—", 变量数值的改变是通过变量赋值来实现的。赋值语句右边的 表达式必须是一个与目标变量具有相同数据类型的数值,这个表达式可以是一个运算表达 式,也可以是一个数值。通过赋值操作,新的变量值的获得是立刻发生的。变量赋值语句 左边的目标变量可以是单值变量,也可以是一个变量的集合,即数组型变量。例如:

VARIABLE x, y : REAL : VARIABLE a, b : STD LOGIC VECTOR(7 DOWNTO 0):

X:= 100 0; -- 实数赋值

y:= x+2.5; -- 运算表达式赋值 a:="10011100": -- 位矢量赋值

a(0 TO 3):=b(4 TO 7); -- 段赋值

a(4 TO 7):=('1','0','0','1');



#### 3. 信号

信号是描述硬件系统的基本数据对象,它类似于电子电路内部的连接线。信号可以作为设计实体中并行语句模块间的信息交流通道。在 VHDL 中,信号及其相关的信号赋值语句、决断函数、延时语句等很好地描述了硬件系统的许多基本特征,如硬件系统运行的并行性,信号传输过程中的惯性延迟特性,多驱动源的总线行为等。

信号作为一种数值容器,不但可以容纳当前值,也可以保持历史值。这一属性与触发器的记忆功能有很好的对应关系,因此它十分类似于 AHDL 语言中节点 NODE 的功能,只是不必注明信号上数据流动的方向。信号定义的语句格式与变量非常相似,信号定义也可以设置初始值。信号定义语句的书写格式如下:

SI GNAL 信号名: 数据类型[:=初始值];

信号初始值的设置不是必需的,而且初始值仅在 VHDL 的行为伤真中有效。与变量相比,信号的硬件特征更为明显,它具有全局性特征。例如、新程序包中定义的信号,对于所有调用此程序包的设计实体都是可见的;在实体中实现的信号,在其对应的结构体中都是可见的。

事实上,除了没有方向说明以外,信号与实体的端口(Pon)概念是一致的。对于端口来说,其区别只是输出端口不能读入数据。输入端门不能被赋值。信号可以看成实体内部的端口、既可以读数据,也可以被赋值。 实体的端口只是一种隐形的信号,端口的定义实质上是做了影式的信号。 "是我们不能被减动的人也,信号本身的定义是一种最式的定义,因此在实体中定义的境」、"走其结构体中都可以发放一个信号,并加以使用而不必另作定义。信号的定义不例如下:

SIGNAL a : STD\_LOGIC: =' 0' .

定义a的初始值为低电平

SIGNAL b : BLT -

SIGNAL data / STD\_LOGIC\_VECTOR(7 DOWNTO 0) ;

信号的使的和定义范围是实体、结构体和程序包。在进程和子程序中不允许定义信号。 在进程中,只能将信号列入敏感表,而不能将变量列入敏感表。可见,进程只对信号敏感, 而对变量不敏感。当信号定义了数据类型后,在 VHDL 设计中就能对信号进行赋值了。信 号的赋值语句做书写格式如下:

目标信号名 <= 表达式:

信号赋值符号是"<-",即将数据信息传入。表达式可以是一个运算表达式,也可以 是数据对象(变量、信号或常量),并且信号赋值可以设置延时量。因此,目标信号获得传 入的数据并不是即时的,这与实际器件的传播延迟特性十分吻合,显然与变量的赋值过程 有很大差别。但是,目前 VHDL 综合器还不能支持信号延时赋值语句。

信号的赋值可以出现在一个进程中,也可以直接出现在结构体中,但它们运行的含义 是不一样的。前者属于顺序信号的赋值,这时的信号赋值操作要视进程是否已被启动;后 者属于并行信号的赋值,其赋值操作是各自独立并行地发生的。

在进程中,可以允许同 信号有多个驱动源(赋值源),即在进程中同一信号被多个驱动源(赋值,其结果只有最后的赋值语句被启动,并进行赋值操作。例如;



SIGNAL a, b, c, x, v : INTEGER:

PROCESS (a, b, c) BEGIN

> y <= a \* b; x <= c - a; v <= b;

END PROCESS:

此例的进程中,信号 a、b、c 被列入进程敏感表,当进程启动后,信号赋值将自上而下顺序执行,但第一项赋值操作并不会发生,这是因为 y 的最后一项驱动源是 b,因此 y 被赋值为 b。在并行赋值语句中,不允许同一信号有多个驱动源。

#### 4. 信号和变量的区别

从硬件电路系统来看,变量和信号相当于组合电路系统。(广)对问的连线及其连线上的信号值;常量相当于电路中的恒定电平,如 GND 或 VCC。 从行为仿真和 VHDL 语句功能上看,信号与变量具有比较明显的区别,其差异主义为规在接受和保持信号的方式和信息保持与转递的区域大小上,变量只能作为局级政总总教体,而信号则可作为模块间的信息数体。变量的设置有时只是一种过渡,最后设计总量、特别和界面间的通信都靠信号来完成。综合后的 VHDL 文件中信号将对应更多的则以合构。在许多情况下,综合后所对应的硬件电路结构中的信号和变量并没有什么区别。它们都具有能够接受赋值这一重要的共性,人们使用时常常将两者混淆,下面如何两名之间存在的区别。

- (1) 信号赋值至少要有&延时: 而变量赋值没有延时; \*\*
- (2) 信号除当前值外有许多相关的信息,如历文信息和投影波形;而变量只有当前值。
- (3) 进程对信号敏感而对变量不敏感。
- (4) 信号可以是《个进程的全局信号》,而变量只在定义它们的顺序域可见。
- (5) 信号之处如中连线的抽象描述,它间的功能是保存变化的数据值和连接了元件, 信号在元件的编口连接元件。变量在硬件中没有类似的对应关系,它们用于硬件特性的高 层次建模所需要的计算。

#### 5.2.3 数据类型

VHDL是一种强类型语言。VHDL对每一个常数、变量、信号、函数及设定的各种参量的数据类型都有严格要求,相同数据类型的量才能互相传递和作用。VHDL 作为强类型语言的好处是使 VHDL 编译或综合工具很容易找出设计中的各种常见错误。VHDL 的数据类型可以分为四大类。

- (1) 标量类型(Scalar Type): 属于单元素的最基本的数据类型,常用于描述一个单值数据对象。包括实数类型、整数类型、枚举类型和物理类型。
- (2) 复合类型(Composite Type): 可以由小的数据类型复合而成,如可由标量类型复合而成。复合类型主要有数组型和记录型。
  - (3) 存取类型(Access Type): 为给定的数据类型的数据对象提供存取方式。
  - (4) 文件类型(Files Type): 用于提供多值存取类型。

这些数据类型已被定义在预定义数据类型和用户自定义数据类型两大类别的程序包

# EDA 技术及数字系统的应用

中。预定义的 VHDL 数据类型是 VHDL 最常用、最基本的数据类型。这些数据类型都已在 VHDL 的标准程序包 STANDARD 和 STD\_LOGIC\_1164 及其他的标准程序包中做了定义,并可在设计中随时调用。

#### 1. VHDL的预定义数据类型

VHDL 的预定义数据类型都在 VHDL 标准程序包 STANDARD 中定义了, 在实际使用中, 自动包含进 VHDL 的源文件。因此不需要再用 USE 语句显式说明。

#### 1) 整数(INTEGER)

整数与数学中整数的定义相似,可以使用预定义运算操作符,如加"+"、减"-"、乘"×"、除"+"进行算术运算。在 VHDL 语言中,整数的表示范围为-2147483647~+2147483647、即-(2<sup>31</sup>-1)到+(2<sup>31</sup>-1),可用 32 位有符号的 进制数表示。在实际应用中、VHDL 仿真器通常将 INTEGER 类型作为有符号数处理,而 VHDL 综合器则将 INTEGER 作为无符号数处理。在使用整数时,VHDL 综合器要求用 RAIGE 产句为所定义的数限定范围,然后根据所限定的范围来确定表示此信号或变量的 达制数的位数 因为 VHDL 综合器无法综合未限定范围的整数数据类型的信号和变量。例如,下面语句:

SIGNAL data1 : INTEGER RANGE O TO 15

规定信号 datal 为整数,其取值范围是 0~11.5、10 个值,可用 4 位二进制数来表示,可被综合成四条信号线。

#### 2) 实数(REAL)

VHDL的实数类型也类似于 裁 上的实数,或称污点数 安数的取值范围为-1.0E+38~ +1.0E+38。实数有正负数, 转写时一定要有小数点、通常情况下,实数类型仅能在 VHDL 仿真器中使用, VHDL 涂涂器则不支持实数, 因为实数类型的实现相当复杂,目前在电路 规模上难以承受。

# 3) 位(BK)

位用来表了数字系统中的信号值。位值只能用字符的或者'1'(将值放在引号中)表示。 与整数中的1和0不同,'1和0'仅仅表示一个位的两种取值。位数据可以参与逻辑运算, 其结果仍是位的数据类型。位数据不同于布尔数据,可以用转换函数进行转换。

#### 4) 布尔量(BOOLEAN)

· 个布尔量具有两种状态,即"TRUE(真)"或者"FALSE(假)"。布尔量是:值枚举量,但它和位类型不同,没有数值的含义,也不能进行算术运算,但能进行关系运算。例如,它可以在 IF 诗句中被测试,测试结果产生一个布尔量"TRUE"或者"FALSE",综合器将其变为"1"或"0"信号值。

#### 5) 位矢量(BIT VECTOR)

位矢量是用双引号括起来的 组数据,如"001100",X"00bb"。在这里位矢量前面的 X 表示十八进制。用位矢量数据表示总线状态是最形象也最为便的,在 VHDL 语言中会经常遇到。使用位矢量时必须注明位宽,即数组中的元素个数和排列,如;

SI GNAL a: BIT VECTOR(7 DOWNTO 0): -- 表示信号a中有8个元素





#### 6) 字符(CHARACTER)

字符也是一种数据类型,所定义的字符量通常用单引号括起来,如'a'。 般情况下 VHDL 对大小写不敏感,但对字符量中的大小写则认为是不一样的,如'B'不同于'b'。字符 量中的字符可以是从 a 到 z 的任意字母,从 0 到 9 中的任一个数及空格或者特殊字符,如 \$、@、%等。程序包 STANDARD 中给出了预定义的 128 个 ASCII 码字符,不能打印的用 标识符给出。

#### 7) 字符串(STRING)

字符串是由双引号括起来的一个字符序列,也称字符矢量或字符串组。字符串常用于程序的提示和说明。字符串举例如下:

VATIABLE string\_1 : STRING (0 TO 3);

string\_1: = "a b c d";

- 8) 自然数(NATURAL)和正整数(POSITIVE)
- 这两种数据是整数的子类,NATURAL类数据取 0 和 0 以上的正整数;而 POSITIVE 则只能为正整数。

#### 9) (时间(TIME)

时间是一个物理量数据。完整的时间量数据应包含整数和单位两部分,而且整数和单位之间至少应留一个空格的位置。在最近20 STANDARD 中给出了时间的预定义,其单位为f6(飞秒)、ps(皮秒)、ns(纳秒)、us(微秒)、ms(毫秒)、sec(秒)、min(分)和 hr(时)。

在系统伤真时,时间数据特别有用,用它可以表示核关延时,从而使模型系统更逼近 实际系统的运行环境。

10) 错误等级(SEVERITY LEVEL)

错误等级类型聚属用来表征系统的状态, 有 4 种: note(注意)、waming(警告)、error(出错)、failure(冷殿)。在系统仿真迹处址。可以用这 4 种状态来提示系统当前的工作情况。从而使设计人员随时了解当前系统卫育的情况,并根据系统的不同状态采取相应的对策。

11) 综合器不支持的数据类型

下面这些数据类型虽然仿真器支持,但是综合器目前是不支持的。

- (1) 物理类型: 综合器不支持的物理类型的数据,这些类型只能用于仿真过程。
- (2) 浮点型: 如 REAL 型。
- (3) Access 型: 综合器不支持存取型结构,因为不存在这样对应的硬件结构。
- (4) File型:综合器不支持磁盘文件型,硬件对应的文件仅为 RAM 和 ROM。
- 2. IEEE 预定义标准逻辑位与矢量

在 IEEE 库的程序包 STD\_LOGIC\_1164 中,定义了两个非常重要的数据类型,即标准逻辑位 STD\_LOGIC 和标准逻辑矢量 STD\_LOGIC\_VECTOR。

- 1) 标准逻辑位 STD LOGIC
- 在 IEEE 库程序包 STD LOGIC 1164 中的 STD LOGIC 数据类型定义如下:

TYPE std\_logic IS ( 'U', 'X', '0', '1', 'Z', 'W', 'L', 'H', '~');

# EDA 技术及数字系统的应用

其含义依次为:未初始化的、强未知的、强 0、强 1、高阻态、弱未知的、弱 0、弱 1、忽略等。

有定义可见,STD\_LOGIC 是标准 BIT 数据类型的扩展, 共定义了9 种值。这意味着, 对于定义为数据类型是标准逻辑位 STD\_LOGIC 的数据对象, 其可能的取值已非依统的 BIT 那样只有逻辑0 和逻辑1 两种取值, 而是如上定义的那样有9 种可能的取值。目前在设计中一般只使用 IEFE 的 STD\_LOGIC 标准逻辑位数据类型。BIT 数据类型则稳少使用。

在仿真和综合中,STD\_LOGIC 值是非常重要的,它可以使设计者精确地模拟。些未知的和高阻态的线路情况。对于综合器,高阻态和"-"忽略态可用于三态的描述。但就综合而言,STD\_LOGIC 型数据能够在数字器件中实现的只有其中的四种值,即一、0、1和Z。当然这并不表明其余的5种值不存在。这9种值对于VHDL的行为仿真都有重要意义。

2) 标准逻辑矢量 STD LOGIC VECTOR

STD\_LOGIC\_VECTOR 是定义在 STD\_LOGIC\_1164 程序包针的标准 维数组,数组中的每一个元素的数据类型都是以上定义的标准逻辑位 STD\_LOGIC。

在使用中,向标准逻辑矢量 STD\_LOGIC\_VECTOR 数据类型的数据对象赋值的方式 与普通的 ·维数组 ARRAY 是一样的,即必须严格专业的天量的宽度。同位宽、同数据类型的矢量间才能进行赋值。

#### 3. 其他预定义标准数据类型

VHDL综合工具内置的扩展程序包含,定义了一些有用的类型。例如,Synopsys公司在 IEEE 库中加入的程序包 STO LOGIC\_ARITH 中文义的数据类型有: 无符号型 (UNSIGNED)、有符号型(SIGNED)、小整型(SMALL\_INT)。

UNSIGNED 类型和 SIGNED 类型是用来设计分类合的数学运算程序的重要类型, UNSIGNED 用于无符号数的运算,SIGNED 用于行行号数的运算。在实际应用中,大多数运算都需要用到它记

在 IEEE (1964) NUMERIC\_STD 和 MERIC\_BIT 程序包中也定义了 UNSIGNED 类型及 SIGNED 类型,NUMERIC\_STD 是针对于 STD\_LOGIC 类型定义的,而 NUMERIC\_BIT 是针对于 BIT 类型定义的,在程序包中还定义了相应的运算符重数函数。有些综合器没有附带 STD\_LOGIC\_ARITH 程序包,此时只能使用 NUMERIC\_STD 和 NUMERIC\_BIT 程序包。在 STANDARD 程序包中没有定义 STD\_LOGIC\_VECTOR 的运算符,而整数类型。般只在仿真的时候用来描述算法或作为数组下标运算,因此 UNSIGNED 类型和 SIGNED 类型的使用率是很高的。例如:

UNSI GNED' ("1000") -- 表示十进制数 8

SI GNED' ("0101") -- 表示+5 SI GNED' ("1011") -- 表示-5

SIGNED 数据类型表示 个有符号的数值时,综合器将其解释为补码,此数的最高位是符号位。

#### 4. 用户自定义数据类型

除了上述 些标准的预定义数据类型外,VHDL 还允许用户自行定义新的数据类型。 由用户定义的数据类型有: 枚举(Enumeration)类型、整数(Integer)类型、数组(Array)类型、



记录(Record)类型、时间(Time)类型、实数(Real)类型等。用户自定义的数据类型是用类型 定义语句 TYPE 来实现的。类型定义语句的书写格式如下:

TYPE 数据类型名 IS 数据类型定义 OF 基本数据类型:

蚁

TYPE 数据类型名 IS 数据类型定义:

利用 TYPE 语句进行数据类型自定义有两种不同的格式,但方式是相同的。其中,数据类型名由设计者自定,此名将作为数据类型定义之用。数据类型定义部分用来描述所定义的数据类型的表达方式和表达内容;关键时 OF 后的基本数据类型是指数据类型定义中所定义的元素的基本数据类型。一般都是取己有的预定义数据类型,如 BIT、SDT\_LOGIC 或 INTEGER 等。下面将对构举、数组和记录数据类型进行具体介绍。

#### 1) 枚举(Enumeration)类型

VHDL 中的枚举数据类型是一种特殊的数据类别,它优处一定字符号来表示的一组实际的"进制数"例如,状态机的每一状态在实际电路更复以"组触发器的当前"进制数数位的组合来表示的。但设计者在状态机的设计中,从一种用于阅读、编译和VHDL综合器的优化、将表征每一状态的"进制数组用文字符》,中所谓状态符号化。校举类型数据的定义格式如下:

TYPE 枚举数据类型名 IS (元素 1、元素 2, …)

例如,定义状态机的状态:

TYPE st IS (s1, s2, \$3, 54, s5); SIGNAL present\_s, next\_s : s

信号 present\_s 和 next\_s 的数据类型定义 为 它们的取值范围是可枚举的,即从 s1 至 s5 共 5 个状态,而这些状态可由三位、进制数进行编码。

在 VHDL 公司过程中, 枚举类型文字儿素的编码通常是自动的,编码顺序是默认的, 般将元素 1 编码为 0,后面元素的编码依次加 1。综合器在编码过程中自动将每一枚举 元素转变成位矢量,位矢量的长度将根据元素情况决定。为了某些特殊的需要,编码顺序 也可以人为设置。

#### 2) 数组(Array)类型

数组类型是将 组具有相同数据类型的元素集合在一起,作为 个数据对象来处理的数据类型。数组可以是每个元素只有一个下标的 维数组,也可以是每个元素有多个下标的多维数组。VHDL 仿真器支持多维数组,但 VHDL 综合器只支持 维数组,故在此只讨论一维数组。数组的定义格式如下:

TYPE 数组名 IS ARRAY 约束范围 OF 数据类型:

VHDL 允许定义两种方式的数组,即限定性数组和非限定性数组。它们的区别是:限定性数组下标的取值范围在数组定义时就被确定了,而非限定性数组下标的取值范围需留待随后确定。例如,限定性数组的定义如下:

TYPE a IS ARRAY ( 7 DOWNTO 0 ) OF STD\_LOGIC;

## EDA 技术及数字系统的应用

这个数组类型的名称是 a, 它有 8 个元素, 数组元素的数据类型是 STD\_LOGIC, 各元素的排序是 a(7)、a(6)、…、a(0)。

下面是非限定性数组的示例:

TYPE word IS ARRAY ( NATURAL RANGE<> ) OF STD\_LOGIC: SIGNAL a: word( 0 TO 7); -- 将数组下标取值范围设为 0~7 a<= \*\*01011111\*\*:

其中 word 为非限制性数组名,数据类型为 STD\_LOGIC。数组下标是以自然数类型设定的,符号 "<" 是下标范围的待定符号,用到该数组类型时,再填入具体的数值范围。第 条语句是对信号 a 的数据类型定义为 word 数组类型,其宽度为 8 位。第三条语句是对信号 a 赋值为 "01001111",即各元素 a(0)=0、a(1)=1、a(2)=0、a(3)=0、a(4)=1、a(5)=1、a(6)=1 和 a(7)=1。

#### 3) 记录(Record)类型

记录类型与数组类型都属数组,由相同数据类型的对象。它表的成的数组称为数组类型的对象。由不同数据类型的对象元素构成的数组称为记者类型的对象。记录是一种异构复合类型,也就是说。记录中的元素可以是不同的数据类型。构成记录类型的各种不同的数据类型。也以时数组类型和已定义的记录类型。显然具有记录类型的数据对象的数值是一个复合位。这些复合值是由记录类型的元素决定的。

记录类型定义语句的格式如下:

 TYPE
 记录名 IS
 RECORD

 元素名 1 .
 数据类型

 元素名 2 .
 数据类型

END RECORD ,[记录符

一个记录的每一点紧要用它的记录《秦往来进行访问。对于记录类型的数据对象赋值 方式与数组构以,可以对记录类型的对象物体赋值,也可以对它的记录元素进行分别赋值。

#### 5. 数据类型转换

由于 VHDL 是一种强类型语言,在 VHDL 程序设计中,不同的数据类型的对象之间 不能代入和运算,即使数据类型相同,位长不同也不能直接代入。若数据类型不一致,则 需要转换一致后才能进行赋值或运算。 VHDL 综合器的 IEEE 标准库的程序包中定义了一 些类型转换函数,见表 5-1。

表 5-1 IEEE 库中类型转换函数

程序包	函数名	功能		
STD_LOGIC_1164	to_stdlogicvector(A)	将 bit_vector 转为 std_logic_vector		
	to_bitvector(A)	将 std_logic_vector 转为 bit_vector		
	to_stdlogic(A)	将 bit 转为 std_logic		
	to_bit(A)	将 std_logic 转为 bit		





续表

程序包	函数名	功能		
CTD LOCIC ADDITIO	conv_std_logic_vector(A, 位长)	将整数 A 转为 std_logic_vector		
STD_LOGIC_ARITH	conv_integer(A)	将 std_logic_vector 转为 integer		
STD_LOGIC_UNSIGNED	conv_integer(A)	将 std_logic_vector 转为 integer		

VHDL语言中,通过调用程序包中提供的类型转换函数,使相互操作的数据对象的类型一致,从而完成相互操作。

例 5.2.1 实现 P=(b+1)/2 运算的 VHDL 代码如下:

```
LI BRARY I EEE:
USE IEEE std_logic_1164.all;
USE IEEE std logic arith all:
USE IEEE, std logic unsigned, all:
ENTITY cnt 4 IS
   port( clk : in std_logic:
          p : out std logic vector(
END cnt 4:
ARCHITECTURE behy OF cnt 4 IS
SIGNAL b: std logic vector(4 down
BEGI N
  PROCESS(clk)
  BEGI N
     IF clk'event and cl
        b <= b+1:
     END IF:
     p<=conv_std
  END PROCESSS
END behve
```

上例中利**为。TD\_LOGIC\_ARITH和STD\_LOGIC\_UNSIGNED**程序包中的两个数据类型转换函数: conv\_std\_logic\_vector()和 conv\_integer()。通过这两个转换函数能保证最后的加法结果是 std logic\_vector 数据类型。例 5.2.1 的仿真波形如图 5.6 所示。



图 5.6 例 5.2.1 的仿真波形

#### 5.2.4 VHDL 操作符

VHDL的各种表达式由操作数和操作符组成,其中操作数是各种运算的对象,而操作符则规定运算的方式。在 VHDL语言中共有 4 类操作符,可以分别进行逻辑运算(LOGICAL)、关系运算(RELATIONAL)、算术运算(ARITHMETIC)和并置运算(CONCATENATION)。需要指出的是,操作符操作的对象是操作数,且操作数的类型应该和操作符所要求的类型相致。另外,运算操作符也是有优先级的。各种 VHDL操作符见表 5-2。其运算优先级由上至下变低。



表 5-2 VHDL 操作符

运算 类型	运算符	功能	操作数数据类型	运算 类型	运算 符	功能	操作数数据类型
逻辑运算	NOT	#	BIT, BOOLEAN, STD_LOGIC	关系 运算	=	等于	任何数据类型
算术运算	ABS	绝对值	整数		/=	不等于	任何数据类型
	**	乘方	整数		>	大上	枚举、整数、 一维数组
	REM	取余	整数		<	小于	
	MOD	求模	整数		>=	大于等于	
	,	除法	整数和实数		<-	小上等于	
	4	乘法	整数和实数	逻辑运算	AND	12/2	BIT, BOOLEAN, STD LOGIC
		被法	整数		OR ,	(型)	
	+	加法	幣数		NAND	ا ور ا	
并置运算	&	位连接	维数组		NOR	或非	
算术运算		负号	整数		XOR	异或	
	+	正号	幣数		XNOR	异或亚	

注: 其中<= 运算符也用于表示信号的赋值操作。

逻辑运算符可以对"STD\_LOGIC"的 BIT"等逻辑型数据、"STD\_LOGIC\_VECTOR" 逻辑型数组及布尔数据进行逻辑运输。VHDL综合器将逻辑运算直接生成组合逻辑电路。

关系运算符的作用是将和向数据类型的数据对象进行化较或关系排序判断,并将结果以 BOOLEAN 类型的数据表示出来,即 TRUE 或 FALSE 两种。

算术运算符中以有加、减、乘运算符在 yho)。综合时才生成逻辑电路,对于较长数据 位的数据应值而使用要法运算,以免综合证证路规模过于庞大。

并置运算 "&" 用于将位或一维数组组合起来, 形成新的数组。例如, "VH" & "DL" 的结果为 "VHDL"; "10" & "01" 的结果是 "1001"。

通常在一个表达式中有两个以上的运算符时,需要使用括号将这些运算分组。如果一串运算中的运算符相同,且是 AND、OR、XOR 这三个运算符中的一种,则不需要使用括号;如果一串运算中的运算符不同或有除这三种运算符之外的运算符,则必须使用括号。例如,

A and B and C and D
(A or B) and (C or D)

#### 5.2.5 VHDL 属性描述

属性描述可用于对信号或其他项目的多种属性检测或统计。VHDL 中具有属性的项目 有:类型、了类型、过程、函数、信号、变量、常量、实体、结构体、配置、程序包、元 件和语句标号等。属性是各类项目的特性,某 项目的特定属性或特征通常可以用一个值 或 个表达式来表示,通过 VHDL 的预定义属性描述就可以加以访问。

属性的值与对象(信号、变量和常量)的值完全不同,在任一给定的时刻,一个对象只



能有·个值,但却可以具有多个属性。VHDL 还允许设计者自己定义属性(即用户定义的属性)。

VHDL综合器支持的属性有: LEFT、RIGHT、HIGH、LOW、RANGE、REVERS\_RANGE、LENGTH、EVENT 及 STABLE 等。

预定义属性描述实际上是一个内部预定义函数, 其格式如下:

属性测试项目名'属性标记符

属性测试项目名即属性对象,可由相应的标识符表示。属性标识符即属性名,以下仅 就可综合的属性名使用方法进行说明。

#### 1. 信号类属性

信号类属性中,最常用的当属 EVENT。例如,表达式"clock'EVENT"就是对以 clock 为标识符的信号在当前的一个极小的时间段内发生事件的情况进行检测。所谓发生事件,就是电平发生变化,从一种电平方式转变到另一种电平分类。如果在此时间段内,clock 由 0 变成 1 或由 1 变成 0,都认为发生了事件,于是此类这点将输出一个布尔值 TRUE,否则为 FALSH。例如,有一表达式:clock'EVENT" AND clock"1',则表示对 clock 信号上升沿的检测。即一旦"clock'EVENT"在一个极次的时间段内测到 clock 有一个跳变,而在极小的时间段后又测得 clock 为病电平1,由此便可以从"消前的"clock""推断出此前一个极小的时间段内,clock 必为低电平

例 5.2.2 一个 D 触发器的 VHDL 著言的描述如下:

```
LIBRARY LEEF.
USE I EEE. STD_LOGI C_1164 ALL
ENTITY dff1 IS
                    STD LOGIC
 PORT(
            STD LOGIC ):
END dff1
ARCHITECTURE a OF dff1 IS
 SI GNAL 'q1 : STD_LOGI C;
 BEGI N
   PROCESS (clk)
                                           -- clk 为缴越信号
     BEGI N
      IF clk'EVENT AND clk='1' THEN
                                           -- clk上跳沿触发
          a1<=d:
      END IF:
     q<=q1;
   END PROCESS :
END a:
```

同理,表示对信号 clock 下降沿检测的表达式为: clock'EVENT AND clock '0'。

属性 STABLE 的测试功能恰与 EVENT 相反,即信号在 个极小的时间段内无事件发生(变化),则返还 TRUE 值。"NOT cik' STABLE AND cik-'1'" 与"cik' EVENT AND cik-'1'" 两表达式的功能是一样的,表示 cik 上跳沿触发。

在实际使用中, EVENT 比 STABLE 更常用, 就目前常用的 VHDL 综合器来说, EVENT 只能用于 IF 和 WAIT 语句中。



#### 2. 数据区间类属性

数据区间类属性有'RANGE[(n)]和'REVERSE\_RANGE[(n)],这类属性函数主要是对属性项目取值区间进行测试,返还的内容不是一个具体值,而是一个区间次序,前者与原项目次序相同,后者相反。示例如下:

SIGNAL q: IN STD\_LOGIC\_VECTOR( O TO 7 );
...
FOR i IN q' RANGE LOOP

其中 FOR\_LOOP 语句与语句 "FOR i IN 0 TO 7 LOOP" 的功能是一样的。q' RANGE 返回的区间即为 q 定义的元素范围,如果用 q' REVERSE\_RANGE 则返回的区间正好相反,即为(7 DOWNTO 0)。

#### 3. 数值类属性

在VHDL中的数值类属性测试函数主要有Lett、RIGHT、HIGH和LOW,这些属性主要用于对属性目标一些数值特性进行测试、即这时类型或者数组的边界值,它们分别为左边界、右边界、上限值和下限值。示例如下,

PROCESS(clock, a, b):
TYPE data IS ARRAY! O TO. 15) OF BIT.
SIGNAL S1, S2, S3, S4 INTEGER.
BEGIN
S1
 ・ 庭門数和的大型架价
ま2<=data LSFR: -- 返門数和的大型架价
ま3<-data INTH: -- 返門数利的「限价
s4<-data INTH: -- 返門数利的「限价

信号 s1、s2、s3 和 s4 获得的赋值分别为 0、15、0 和 15。

#### 4. 数组属性

数组属性(LENGTH)的用法与上述相同,只是对数组的宽度或元素的个数进行测定。例如:

TYPE s1 ARRAY(OTO 7) OF BIT; VARI ABLE b : INTEGER: . b: =s1' LENGTH; -- 返回数组宽度 b=8



### 5.3 VHDL 中的顺序语句

VHDL的描述语句分为并行语句和顺序语句两大类。并行语句是指语句的执行顺序与语句的书写顺序无关,所有语句都是并发执行的;顺序语句是指语句的执行(指仿真执行)顺序是按照语句的书写顺序依次执行的。抽象地说,并行语句就是用于表示算法模块间的连接关系的语句;而顺序语句则是用于实现模型的算法部分的语句。

顺序语句只能出现在进程、块语句和子程序(函数和过程)内部,顺序语句的特点从仿 真的角度来看是,每一条语句的执行按书写顺序进行,但其相应的硬件逻辑工作方式未必 如此。

VHDL 有六类基本顺序语句; 赋值语句、流程控制语句、等移语句、子程序调用语句、返回语句、空操作语句。其中主要包括: WAIT 语句、IF 请认、CASE 语句、LOOP 语句、NEXT 语句、EXIT 语句、RETURN 语句、NULL 语句、NEXPORT 语句等。

#### 5.3.1 赋值语句

赋值语句的功能就是将一个值或一个表达式的起弹结果传递给某一数据对象,如信号 或变量,或由此组成的数组。VHDL设计实体内的数据传递及对端口界面外部数据的读写 都必须通过赋值语句来实现。

赋值语句有两种,即信号赋价证少和变量赋值语句。每一种赋值语句都由三个基本部分组成,它们是赋值目标、规算行义和赋值源。赋值目标设计赋值的变体。它的基本元素只能是信号或变量,但表现形式可以有多种,如义公益设符。数组等。赋值符号只有两种,信号赋值符号是"一"。或值源是赋值的主体,它可以是一个数值,也可以是一个逻辑或运算表达式。如此几规定,赋值目标与赋值源的数据类型必须严格一致。

信号赋值语句和变量赋值语句的格式如下:

信号赋值目标 <= 赋值源; 变量赋值目标; = 赋值源;

变量赋值与信号赋值的区别在于,变量具有局部特征,它的有效性只局限于所定义的一个进程,或一个子程序,它是一个局部的、暂时性数据对象。对于它的赋值是立即发生的假设进程已启动),即是一种时间延迟为零的赋值行为。

信号则不同,信号具有全局性特征,它不但可以作为一个设计实体内部各单元之间数据传送的载体,而且可通过信号与其他的实体进行通信端口本质上也是一种信号),信号的赋值并不是立即发生的,它发生在一个进程结束时。赋值过程总是有某种延时的,它反映了硬件系统的重要特性,经综合后可以形成与信号对应的硬件结构,如一根传输导线、一个输入输出端口或一个 D 触发器等。

在信号赋值中需要注意, 当在同 进程中, 同 信号赋值目标有多个赋值源时, 信号 赋值目标获得的是最后一个赋值源的赋值。



#### 5.3.2 流程控制语句

流程控制语句通过条件控制开关决定是否执行一条或几条语句,或重复执行 条或几条语句,或跳过一条或几条语句。流程控制语句共有互种: IF 语句、CASE 语句、LOOP 语句、NEXT 语句和 EXIT 语句。

#### 1. IF 语句

IF 语句根据所指定的条件来确定执行哪些语句,条件应为布尔表达式。如果规定的条件判断为"1"(TRUE),则执行 THEN 后的语句;如果为"0"(false),则执行 ELSE 后的语句。其语句格式如下:

IF 条件1 THEN 顺序语句1:
ELSIF 条件2 THEN 顺序语句2:
ELSE 顺序语句3:
END IF:

ELSIF可允许在一个语句中出现多重条件。这一个IF语句都必须有一个对应的END IF 语句。IF 语句可嵌套使用,但嵌套层数为定处多。与 C 语言程序中的 IF 语句是相似的。 在含有多个互不相关信号的条件时,太阳 CASE\_WHEN 语句,则程序的可读性比较好。

#### 2. CASE 语句

CASE 表达 1S
WHEN / 条件选择值 1 = > 顺序语句 1;
WHEN 条件选择值 2 = > 顺序语句 2;
WHEN 条件选择值 3 = > 顺序语句 3;
WHEN OTHERS = > 顺序语句 n;
END CASE:

使用 CASE 语句需注意以下几点:

(1) CASE 语句中每一条语句的选择值只能出现一次,即不能有相同选择值的条件语句出现。

(2) CASE 语句执行中必须选中、且只能选中所列条件语句中的一条,即 CASE 语句 至少包含一个条件语句。

(3) 并非所有条件语句中的选择值都能完全覆盖 CASE 语句中表达式的取值, 否则最 末 个条件语句中的选择必须用 OTHERS 表示, 它代表已给出的所有条件语句中未能列 出的其他可能的取值。关键词 OTHERS 只能出现一次, 且只能作为最后一种条件取值。 使用 OTHERS 是为了使条件语句中的所有选择值能覆盖表达式的所有取值, 以免综合过



程中插入不必要的锁存器。这一点对于定义为 STD\_LOGIC 和 STD\_LOGIC\_VECTOR 数据类型的值尤为重要,因为这些数据对象的取值除了"1"、"0"之外,还可能出现输入高阻态"Z"、不定态"X"等取值。关键字 NULL 表示不做任何操作。

例 5.3.1 用 CASE 语句描述的 4 选 1 多路选择器如下:

```
LIBRARY LEEF:
USE I EEE, STD LOGIC 1164, ALL:
ENTITY mux4 1 is
   PORT( a, b, c, d: IN STD_LOGIC;
         s1. s2
                 : IN STD_LOGIC;
                   : OUT STD_LOGIC ):
END ENTITY mux4 1:
ARCHITECTURE one OF mux4 1 IS
SIGNAL s : STD LOGIC VECTOR(1 DOWNTO 0):
 BEGI N
   s=s1&s2:
     PROCESS (a. b. c. d)
      CASE s IS
        WHEN "00" => v<=a:
        WHEN "00" => y<=b;
        WHEN "00" => V<=C
        WHEN "00" => V<=d
        WHEN OTHERS => NUI
      END CASE:
   END process .
END architecture one
```

注意:上例中的 WHEN OTHERS 语句是必需的,因为对于定义为 STD\_LOGIC\_VECTOR 数据类型的 s, 在 VHDL 综合过程中, 它可能的选择值除了 00、01、10 和 11 外, 还可以有其他定义于 STD\_LOGIC 的选择值。

在 CASE 语句中, WHEN 条件选择值可以有四种表达方式:

- (1) 单个普通数值: WHEN 选择值 => 顺序语句;
- (2) 并列数值: WHEN 值/值/值 => 顺序语句:
- (3) 数值选择范围: WHEN 值 TO 值 => 顺序语句;
- (4) WHEN OTHERS =>顺序语句。

例如, CASE 语句使用方式如下:

```
CASE sel IS

WHEN 1 TO 9 => c <= 1;

WHEN 11/12 => c <= 2;

WHEN OTHERS => c <= 3;

END CASE:
```

其中第 个 WHEN 语句是当 sel 的值是从 1 到 9 中任意 一个数值(整数)时,信号 c 的值取 1; 第二个 WHEN 语句是当 sel 的值为 11 或 12 两者之一时,信号 c 的取值为 2; 第三个 WHEN 语句是当 sel 的值不为前面两种情况时,信号 c 的取值为 3。



#### 3. LOOP 语句

LOOP 语句是循环语句,LOOP 语句中包含了重复顺序执行的一组语句,其执行的次数受迭代算法控制。在 VHDL 中常用来描述迭代电路的行为。

```
1) 单个 LOOP 语句
其语句的书写格式如下:
```

```
[标号: ] LOOP
顺序语句
END LOOP [标号];
```

这种循环语句需引入其他控制语句(如 EXIT)后才能确定,否则为无限循环。其中的标号是可选的。例如:

```
loop1: LOOP
   WAIT UNTIL clk='1';
   q <= d AFTER 2 ns;
END LOOP loop1;
2) FOR LOOP 语句
其语句的书写格式如下:
[标号: ] FOR 循环变量 IN 循环次数范围
    顺序处理语句
   END LOOP [标号]:
例 5.3.2 8 位奇偶校验电路的 FOR LOOP 设证搬货如
LI BRARY I EEE;
USE I EEE. STO LOGIC 1164. ALL
ENTITY checks, \S
 PORT ( N STD_LOGIC_VECTOR ( DOWNTO 0);
       Y OUT STD_LOGIC);
END check8:
ARCHITECTURE one OF check8 IS
 BEGI N
 PROCESS(a)
   VARIABLE tmp: STD LOGIC :
   BEGI N
    tmp: = 0';
    FOR 1 IN 0 TO 7 LOOP
                             -- FOR 循环语句
     tmp: = tmp XOR a(i);
    END LOOP:
   y <= tmp:
                             -- a 为奇数个 1 时, y=1; a 为偶数个 1 时, y=0
 END PROCESS:
```

在FOR\_LOOP语句中的循环变量i不需要进行任何数据类型说明,它可以是整数变量, 也可以是其他类型,只要保证数值是感散的即可。



END one ;



(3) WHILE...LOOP 语句 其语句的书写格式如下:

```
[标号:] WHILE 条件 LOOP 順序处理语句
END LOOP [标号]:
```

在该 LOOP 语句中, 没有给出循环次数的范围, 而是给出了循环执行顺序语句的条件; 没有自动递增循环变量的功能, 而是在顺序处理语句中增加了一条循环次数计算语句, 用于循环语句的控制。循环控制条件为布尔表达式, 如果条件为"真", 则进行循环; 如果条件为"假", 则结束循环。

例 5.3.3 8 位奇偶校验电路的 WHILE...LOOP 设计形式如下:

```
ARCHITECTURE one OF check8 IS
BEGIN
PROCESS(a)
VARIABLE tmp: STD_LOGIC;
VARIABLE 1:INTEGER:=0;
BEGIN
tmp:='0':
WHILE (1 < 8) LOOP
tmp:= tmp XOR a(1).
i:=i+1:
END LOOP;
y <= tmp;
END PROCESS:
END one:
```

在WHILE...LOOP语句中需要有附加的说明、初始化和递增循环变量的操作。一般的综合工具支持 FOR...LOOP语句,而一些综合工具支持 WHILE...LOOP语句。

4. NEXX 语句

VHDL语言提供了两种跳出循环操作的语句: 一种是 NEXT 语句;另一种是 EXIT 语句。NEXT 语句主要用在 LOOP 语句执行中进行有条件的或无条件的转向控制。它的语句格式有以下三种;

- (1) NEXT;
- (2) NEXT 标号:
- (3) NEXT [标号] WHEN 条件表达式:

对于第一种语句格式,当LOOP内的顺序语句执行到NEXT语句时,无条件终止当前的循环,跳回到本次循环LOOP语句处,开始下一次循环。

对于第二种语句格式,即执行到 NEXT 语句时,无条件跳到"标号"后的语句处,与第一种语句的功能是基本相同的。只是当有多重 LOOP 语句嵌套时,前者可以转跳到指定标号的 LOOP 语句处,重新开始执行循环操作。

第三种语句格式中,分句"WHEN 条件表达式"是执行 NEXT 语句的条件,如果条件表达式的值为 TRUE,则执行 NEXT 语句,进入转跳操作,否则继续向下执行。但当只有单层 LOOP 循环语句时,关键字 NEXT 与 WHEN 之间的"标号"可以省去。



例如, NEXT语句的示例如下:

#### 5. EXIT 语句

EXIT 语句与 NEXT 语句具有十分相似的语句格式和类跳功能,它们都是 LOOP 语句的内部循环控制语句。其语句格式如下:

EXIT [标号] WHEN 条件表达式;

EXIT 语句也是用来控制 LOOP 的公济新环,与 NEXT 语句不同的是,EXIT 语句跳向 LOOP 终点,结束 LOOP 语句; (MVEXIT 语句跳向 LOOP 语句的起始点,结束本次循环,开始下一次循环。当 EXIT 剥包、含有标号时,表明跳过一号处继续执行; 含[WHEN]条件时,如果条件为"真",就让 LOOP 语句; 如果条件为"展",则继续执行 LOOP 循环。

EXIT 语句不含标号前条件时,表明无条件结束 LOOP 语句的执行,因此,它为程序 需要处理保护、出版也等告状态,提供《木种协捷、简便的调试方法。

例如。两个位义量 a、b 进行比较,为发现 a 与 b 不同时,跳出循环比较程序,并报告比较结果。 A EXIT 语句的示例如下:

```
SIGNAL a, b: STD_LOGIC_VECTOR (0 TO 1);
SIGNAL a_less_than_b: BOOLEAN.

a_less_than_b <= FALSE;
FOR i IN 1 DOWNTO 0 LOOP

IF( a(i) = '1' AND b(i) = '0') THEN

a_less_than_b <= FALSE;
EXIT;
ELSEIF(a(i) = '0' AND b(i) = '1') THEN

a_less_than_b <= TRUE;
EXIT;
ELSE F(A(i) = '0' AND b(i) = '1') THEN

a_less_than_b <= TRUE;
EXIT;
ELSE
NULL
END IF;
END LOOP;
```

NULL 为空操作语句,是为了满足 ELSE 的转换。此示例中先比较 a 和 b 的高位,高



位是 1 者为大,输出判断结果 TRUE 或 FALSE 后,中断比较操作;当高位相等时,继续比较低位,这里假设 a 不等于 b。

#### 5.3.3 WAIT 语句

在进程中(包括过程中), 当执行到 WAIT 语句时, 运行程序将被挂起, 暂停执行, 直到满足此语句设置的结束拄起条件后, 将重新开始执行进程或过程中的程序。WAIT 语句在进程中起到与敏感信号一样重要的作用, 敏感信号触发进程的执行, WAIT 语句同步进程的执行,同步条件由 WAIT 语句指明。进程在仿真运行中处于执行或拄起两种状态之一。WAIT 语句可以设置 4 种不同的条件: 无限等待、时间到、条件满足及敏感信号量变化。WAIT 语句的 的写格式如下:

WAIT [ON 信号表] [UNTIL 条件表达式] [FOR 时间表达式]:

WAIT 等待语句有以下儿种形式。

1) WAIT -- 无限等待语句

这种形式的 WAIT 语句在关键字"WAIT"后面不常任何信息,是无限等待的情况。

2) WAIT ON 信号表 -- 敏感信号等待(5)

这种形式的 WAIT 语句使进程暂停,不到城越信号表中某个信号值发生变化。WAIT ON 语句后而跟着的信号表,在城越位为是一列出等待语句的城越信号。当进程处于等待状态时,其中敏越信号发生任何变色都对结束挂起,再次启动进程。例如:

PROCESS

BEGIN

y <= a AND b,

WAIT ON b:

END PROCESS

进程将作WAIT 语句处被扎起,直到 a或 b 中任何一个信号发生变化,进程才重新开始。与下面的进程表现形式是等价的。

PROCESS(a, b)

BEGIN

y <= a AND b;

FND PROCESS:

应该注意,在使用 WAIT...ON 语句的进程中,敏感信号量应写在进程中的 WAIT ON 语句后面;而在不使用 WAIT...ON 语句的进程中,敏感信号量应在开头的关键字 PROCESS 后面的敏感信号表中列出。VHDL 规定,已列出敏感信号表的进程中不能使用任何形式的 WAIT 语句。

#### 3) WAIT UNTIL 条件 -- 条件等待语句

这种形式的 WAIT 诗句使进程暂停,直到预期的条件为真。WAIT UNTIL 后面跟的是布尔表达式,在布尔表达式中隐式地建立 个敏感信号量表,当表中任何一个信号量发生变化,并且条件表达式返回 个"真"值时,进程脱离挂起状态,继续执行下面的语句。

## EDA 技术及数字系统的应用

例如,下面这几条语句是等价的(硬件结果 样),当条件满足时钟(CLK)发生变化,并且变化后为1(高电平),即时钟上跳沿时,进程脱离挂起状态。

WAIT UNTIL clock = "1":

WAIT UNTIL clk =' 1' AND clk' EVENT.

WAIT UNTIL NOT clk' STABLE AND clk= "1";

一般地,在一个进程中使用了WAIT 语句后,综合器会综合产生时序逻辑电路。时序逻辑电路的运行依赖于WAIT...UNTIL 表达式的条件,同时还具有数据存储的功能。

4) WAIT FOR 时间表达式 -- 超时等待语句

例如: WAIT FOR 40 ns; 在该语句中,时间表达式为常数 40ns,"进程执行到该语句时,将等待 40ns,经过 40ns 之后,进程执行 WAIT FOR 的后继语句。综合器不支持WAIT...FOR 超时等待语句。

#### 5.3.4 断言语句

断言语句(ASSERT)分为顺序断言语句和并行断式盘过,顺序断言语句主要用于进程、函数和过程的仿真、调试中的人机对话,它可以经验。 文字串作为警告和错误信息。断言语句的书写格式如下:

ASSERT 条件 [REPORT 报告信息] [SEVENTY 出错级别]:

在执行过程中,断言语句对条件、企展达式)的真假进行判断,如果条件为"TURE",则向下执行另外一条语句;如果案件为"FALSE"。则输入违误信息和错误严重程度的级别。在 REPORT 后面跟着的是读计片等的字符申,通常是被明错误的原因,字符串要用双引号括起来。 SEVERITY 后面跟着的是错误严重程度的级别,它们分别是: NOTE(注意)、WARNING(警告)、ERROR(错误)、FALLURE(实效)。

若 REPORT, 产力了略,则默认消息来,Assertion violation"; 若 SEVERITY 子句省略,则出错级别的处心值为 "ERROR"。例如, 对于具有异步清零和置位(低电平有效)的触发器, 清零和置价端不能同时为低电平 0, 否则出错。用断言语句描述如下;

ASSERT(s = '1' OR r = '1')
REPORT "Both s and r equal to '0'."
SEVERITY ERROR:

-- 檢測清零和置位 -- 清零和置位同时为低电平 0

-- 指示 ERROR

### 5.4 VHDL 中的并行语句

相对于传统的软件语言,并行语句结构是最具 VHDL 特色的。在 VHDL 中,并行语句在结构体中的执行是同时并发执行的,其书写次序与其执行顺序无关,并行语句的执行顺序是由它们的触发事件来决定的。并行语句之间可以有信息往来,也可以是互为独立、互不相关、异步运行的(如多时钟情况)。每 并行语句内部的语句运行可以有两种不同的方式,即并行执行方式(如块语句)和顺序执行方式(如进程语句)。

VHDL中的并行运行概念有多层含义,即模块间的运行方式可以有同时运行、同步运行、非同步运行等方式;从电路的工作方式上讲,可以包括组合逻辑运行方式、同步逻辑



运行方式和异步逻辑运行方式等。并行语句主要有:进程语句、并行信号赋值语句、块语句、元件例化语句、生成语句、并行过程调用语句等。

#### 5.4.1 进程语句

进程(PROCESS)语句是最上要的并行语句,它在 VHDL 设计中使用频率最高,也是最能体现硬件描述语言特点的一种语句。进程语句的内部是顺序语句,而进程语句本身是一种并行语句。一个结构体中可以有多个并行运行的进程结构,进程语句与结构体中的其余部分进行信息交流是靠信号完成的。进程语句的书写格式如下;

```
[标号:] PROCESS [(敏感信号参数表)] [IS]
[进程说明语句]
BEGIN
顺序描述语句
END PROCESS [标号];
```

敏感信号参数表需列出用于启动本进程的信号名。进程》\结构中至少需要一个敏感信号量,否则除了初始化阶段,进程永远不会被再次激活。这个敏感量一般是一个同步控制信号,同步控制信号用在同步语句中,同步语句。以是激感信号表、WAIT...UNTIL语句或是WAIT...ON语句。如果进程中包含 WAIT 通句、就不能再设置进程的敏感信号参数表。

进程说明部分主要定义一些局部量,可包括数据类型、变量、常数、属性、子程序等。 但必须注意,在进程说明语句中不允许发来信号和公共变量。

例 5.4.1 具有异步清零十进制观人计数器的 VHDL 描述如下。其时序仿真如图 5.7 所示。

```
LI BRARY I EEE:
USE LEEE STD LOGIC 1184 ALL
ENTITY cnt 10 IS
                                               -- 时钟和沿安输入
PORT ( clk; slrn IN STD LOGKE,
        GO , OUT STD_LOGIC. X-
                                               -- 排位输出
          Q. OUT INTEGER RANGE O'TO 10 ).
END ont 10
ARCHITECTURE one OF cnt 10 IS
BEGIN
 PROCESS( clk. clrn )
    VARIABLE cnt : INTEGER RANGE O TO 10 :
   BEGI N
   IF clrn= 'O' THEN
                                               -- 为低电平时清零
      cnt := 0;
    ELSIE clk'EVENT AND clk='1' THEN
      IF cnt=9 THEN co<='1':
                                               -- 计数为 9, 下一个时钟来时
        cnt: =0:
                                              -- co=1, cnt=0
      ELSE co<='0':
           cnt := cnt + 1;
      END IF:
     END IF:
  G<=cnt:</pre>
  END PROCESS:
END one:
```




图 5.7 十进制加法计数器时序仿真图

对于一些 VHDL 综合器, 在综合后, 对应进程的硬件系统对进程中的所有输入端都是 敏感的, 为了使 VHDL 的仿真与综合后的硬件仿真对应起来, 应当将进程中的所有输入端 都列入敏感表中。

进程语句的综合是比较复杂的,主要涉及这样。些问题,总合与的进程是用组合逻辑电路还是用时序逻辑电路来实现?进程中的对象是否有必要认为存器、触发器、锁存器或是 RAM 等存储器件来实现。例如,在一个进程中,一线的门语句,综合出的多为组合逻辑电路("定条件下); 若出现 WAIT 语句,在一定条件下,综合器将引入时序元件,如触发器。

#### 5.4.2 并行信号赋值语句

并行信号赋值语句有三种形式; 简本作为赋值语句、条件信号赋值语句和选择信号赋值语句。这三种信号赋值语句的更为成是赋值目标必须都适信号,所有赋值语句与其他并行语句一样。在结构体内的块分型。则定任的,与它任的设计测定没有关系。每一信号赋值语句都相当于一条缩写的进程语句。而这条语句的对面输入或进入信号都被隐性地列入此缩写进程的破虚引发中。任何信号的变化都有自动相关并行语句的赋值操作,而这种启动完全是独立专其他语句的,它们都承以上核出现在结构体中。

### 1. 简单信号赋值语句

并行简单信号赋值语句是 VHDL 并行语句结构的最基本的单元,它的语句格式如下: 赋值目标 <= 表达式:

式中赋值目标的数据对象必须是信号,它的数据类型必须与赋值符号右边表达式的数据类型一致。与进程中的信号赋值语句相同。

#### 2. 条件信号赋值语句

条件信号赋值语句的语句格式如下:

赋值目标 <= 表达式 1 WHEN 赋值条件 1 ELSE 表达式 2 WHEN 赋值条件 2 ELSE

#### 表达式 n:

此条件信号赋值语句的功能与在进程中的 IF 语句相同。在执行条件信号语句时,每一赋值条件是按书写的先后关系逐项测定的, 旦发现某一赋值条件为 TRUE, 立即将对应表达式的值赋给赋值目标。从这个意义上讲,条件赋值语句与 IF 语句具有十分相似的



顺序性(注意,条件赋值语句中的 ELSE 不可省)。这里的赋值条件的数据类型是布尔量, 当它为 TRUE 时,表示满足赋值条件。最后一项表达式可以不跟条件予句,用于表示以上 各条件都不满足时,则将此表达式赋给赋值目标信号。由此可知,条件信号赋值语句允许 有重叠现象,这与 CASE 语句有很大的不同。

例 5.4.2 条件信号赋值语句的示例如下:

3. 选择信号赋值语句

选择信号赋值语句的语句格式如、

表达式 WHEN 选择值 nz

选择信号就是语句的功能与进程中的 CASE 语句的功能相似。CASE 语句的执行依赖 于进程中敏感信号的变化而启动进程,而且要求 CASE 语句中各了句的条件不能有重叠,必须包含所有的条件。

选择信号赋值语句中也有敏感量,即关键字 WITH 旁的选择表达式。每当选择表达式的值发生变化时,就将启动此语句对各子句的选择值进行测试对比,当发现有满足条件的子句时,就将此子句表达式中的值赋给赋值目标信号。与 CASE 语句相类似,选择赋值语句对子句各选择值的测试具有同步性,不像以上的条件信号赋值语句那样是按照子句的书写顺序从上至下逐条测试的。因此,选择赋值语句不允许选择值有重叠的现象,也不允许存在选择值涵盖不全的情况。

例 5.4.3 个采用选择信号赋值语句描述的选通 8 位总线的四选 多路选择器如下:

LI BRARY I EEE;
USE I EEE. STD\_LOGIC\_1164. ALL;
ENTITY mux4 1S
PORT(do: IN STD\_LOGIC\_VECTOR (7 DOWNTO 0);
d1: IN STD\_LOGIC\_VECTOR (7 DOWNTO 0):

## EDA 技术及数字系统的应用

```
d2: IN STD_LOGIC_VECTOR (7 DOWNTO 0):
      d3: IN STD LOGIC VECTOR (7 DOWNTO 0):
      sO: IN STD LOGIC:
      s1: IN STD_LOGIC;
       q: OUT STD LOGIC VECTOR (7 DOWNTO 0) ):
FND mus/4.
ARCHITECTURE a OF mux4 1S
 SLGNAL comb: STD LOGIC VECTOR (1 DOWNTO 0):
BEGI N
 comb <= s1 & s0:
                               -- 用 comb 进行选择
 WITH comb SELECT
   \alpha \ll d0 WHEN "00".
                                  下面 4 条语句是并行执行的
        d1 WHEN "01".
        d2 WHEN "10".
        d3 WHEN OTHERS :
END a :
```

#### 5.4.3 块语句

块(BLOCK)语句可以看作结构体中的子模块,从为此块。实际上,结构体本身就等价于 个功能块。块是 VHDL 语言中具有的一种效分 机制,允许设计者合理地将一个系统划分 为数个模块(功能块),每个块都能对其屏部依字、数据类型和常量加以描述和定义。

块语句是把许多并行语句(包括进程) 合在一起形成一个功能块,而它本身也是一个并行语句。与其他的并行语句相比,政语句本身并没有建筑的功能,它只是一种并行语句的组合方式,利用它可以使经构体层次更加清晰、结构明确。方便 VHDL 语言的编写、调试和差错。因此,对于一组并行语句,是否将它们如人块语句中,都不会影响原来的电路功能。

```
块语句的语句整文如下:

块练号: BLOCK [(保护表达式)]

块说明佛分
BEGIN

并行语句

END BLOCK 块标号:
```

块说明部分有点类似于实体的定义部分,它可包括类属说明语句和端口说明语句,由 关键字 PORT、GENERIC、PORT MAP 和 GENERIC MAP 引导的接口说明等语句,对 BLOCK 的接口设置及与外界信号的连接状况加以说明。

在块的使用中需特别注意的是,块中定义的所有的数据类型、数据对象(信号、变量、常量)。 了程序等都是局部的,对于多层嵌套的块结构,这些局部定义量只适用于当前块,以及嵌套于本层块的所有层次的内部块,而对此块的外部来说是不可见的。因此,如果在内层的块结构中定义了一个与外层块同名的数据对象,那么内层的数据对象将与外层的同名数据对象互不下扰。

从综合的角度看,BLOCK 语句的存在也是毫无意义的,因为无论是否存在 BLOCK 语句结构,对于同 设计实体,综合后的逻辑功能是不会有任何变化的。在综合过程中,



VHDL 综合器将略去所有的块语句。基于实用的观点,结构体中功能语句的划分最好使用 元件例化(Component Instantiation)的方式来完成。

#### 5.4.4 元件例化语句

元件例化就是引入一种连接关系,将预先设计好的实体定义为一个元件(模块),将此元件引入当前的设计实体中与指定端口相连接,从而为当前设计实体引入一个新的低一级的设计层次(模块)。对于一个例化元件,它可以以不同的形式出现,这个元件可以是已设计好的一个 VHDL 设计实体;也可以是来自 FPGA 元件库中的元件;也可能是以别的硬件描述语言,如 Verilog 设计的实体;元件还可以是软的 IP 核,或者是 PPGA 中的嵌入式硬 IP 核,元件例化是使 VHDL 设计实体构成"自上而下"或"自下而上"层次化设计的一种重要途径。

元件例化语句由两部分组成,前一部分为元件定义语句,构一个设计实体定义或声明 为一个元件,第二部分为元件例化语句,对元件与当前的设置实体连接进行说明。完整的 元件例化语句的语句格式如下:

以上两部分语句在文件例在中都是必须存在的、如一部分语句是元件定义语句。相当 于对一个现成的设计实体更有封装。使其具的成本的核口界面。关键学COMPONENT 后面的"元件名"用来有定要在结构体中像比例元件。该元件必须已经存在于调用的工作库中,如果在给办体中要进行参数传递。在COMPONENT语句中,就要有传递参数的说明,传统数的说明语句以关键学 GENERIC 开始:然后是端口说明,用来对引用元件的端口进行说明,最后以关键学 END COMPONENT 来结束元件定义语句部分。

元件例化的第二部分语句即为元件例化语句,其中的标号名是此元件例化的唯一标志。在结构体中标号名应该是唯一的,否则编译时将会给出错误信息。PORT MAP 是端口映射的意思,映射就是把元件的参数和端口与实际连接的信号对应起来,以进行元件的引用。元件例化语句中所定义的元件的端口名与当前系统的连接端口名的接口表达有以下两种方式。

- (1) 名称映射方式,就是在 PORT MAP 语句中将引用的元件的端口信号名称赋给结构 体中要使用的例化元件的信号。在这种映射方式下,例化元件的端口名和映射符号 "一>" 两者都是必须存在的,这时,端口名与连接端口名的对应式,在 PORT MAP 语句中的位置可以是任意的。
- (2) 位置映射方式。就是 PORT MAP 语句中实际信号的 书写顺序与 COMPONENT 语句中端口说明中的信号书写顺序保持 致。若使用这种方式,端口名和映射连接符号都可省去。



例 5.4.4 以下是一个元件例化的示例,首先完成了 个 D 触发器的设计实体(见 5.2.5 节例 5.2.2 触发器 df11),然后利用元件例化语句来实现由 4 个相同的触发器 df11 连接而成的 4 位移位寄存器。其功能与如图 5.8 所示申路相同。



#### 5.4.5 生成语句

生成(GENERATE)语句是一种可以建立重复结构或者是在多个模块的表示形式之间进行选择的语句。生成语句具有一种复制作用,设定好某一元件或设计单元,就可以利用生成语句复制一组完全相同的并行元件或设计单元电路结构。生成语句的语句格式有两种形式; FOR GENERATE 模式和IF GENERATE 模式。

FOR\_GENERATE 模式生成语句的书写格式如下:

```
标号: FOR 循环变量 IN 取值范围 GENERATE
说明部分
BEGIN
并行语句
END GENERATE [标号];
```





#### IF\_GENERATE 模式生成语句的书写格式为:

```
标号: IF 条件 GENERATE
说明部分
BEGIN
并行语句
END GENERATE [标号]:
```

#### 1. FOR GENERATE 模式的生成语句

对于 FOR 模式的生成语句结构,主要用来描述设计。 些有规律的单元结构,其循环变量及其取值范围的含义和运行方式与 LOOP 语句 分相似。但需要注意,从软件运行的角度上看,FOR 模式的生成语句循环变量的逆增为《具有顺序的性质,但最后生成的设计结构却是完全并行的,这就是为什么必须则从计语句来作为生成设计单元的缘故。

循环变量不需要进行任何数据类型说明。可以是整数变量,并且是一个局部变量,根据取值范围自动递增或递减。取值范围的连角格式与LOOP语句是相同的,有两种形式:

```
表达式 TO 表达式: 如何方式,如1 To 5、表达式 DOWNTO 表达式: 1 通磁方式,如5 DOWNTO
```

生成语句的典型应则是存储器阵列和寄存器。从了实现如图 5.8 所示的功能电路,同样可以利用 FOR 模式生成语句来实现 4 位移仪表存器。

例 5.4.5 用 FOR 模式生成语句来实现的 4 位移位寄存器。

```
LI BRARY BED
USE I EEE. STD_LOGI C_1164. ALL;
ENTITY shift for 4 IS
   PORT (din , clock : IN STD_LOGIC;
                co : OUT STD LOGIC ):
END shift for4:
ARCHITECTURE one OF shift for4 IS
   COMPONENT dff1
      PORT( clk, d: IN STD_LOGIC;
                  q : OUT STD LOGIC );
   END COMPONENT:
   SIGNAL b: STD LOGIC VECTOR(O TO 4):
   BEGI N
   b(0) \le din:
                                              -- 赋值语句
   UO: FOR i IN O TO 3 GENERATE
                                              -- FOR 模式牛成语句
    UX: dff1 PORT MAP( clock, b(i), b(i+1)) :
   END GENERATE :
   co <= b(4);
                                               -- 赋值语句
END one ;
```



可以看出用 FOR 模式生成语句替代例 5.4.4 中的 4 条元件例化语句, 条 FOR 模式 牛成语句用来产生具有相同结构的 4 个触发器, 使 VHDL 描述变得更加简洁明了。

#### 2. IF GENERATE 模式的生成语句

IF 模式生成语句主要用来描述产生例外的情况。当执行到该语句时,首先进行条件判断,如果条件为"TRUE"才会执行生成语句中的并行处理语句;如果条件为"FALSE",则不执行该语句。

IF 模式生成语句与一般的 IF 语句有很大不同,一般的 IF 语句中是顺序执行语句,而 IF 模式生成语句中是并行语句。并且 IF 模式生成语句中是不能出现 ELSE 语句的。

例 5.4.6 用 IF 模式生成语句实现图 5.8 所示的 4 位移位寄存器, 其仿真波形如图 5.9 所示。






图 5.9 4 位移位寄存器仿真波形





在上例的结构体中,FOR 模式生成语句中使用了 IF 模式生成语句。IF 模式生成语句 首先进行条件 i=0 和 i=3 的判断,即判断所产生的 D 触发器是移位寄存器的第一级还是 最后一级:如果是第一级触发器,就将寄存器的输入信号 din 代入 PORT MAP 语句。如果 是最后一级触发器,就将寄存器的输出信号 co 代入 PORT MAP 语句。这样就解决了硬件由路中输入和输出端口具有不规则性所带来的问题。

在实际应用中,可以用 FOR...GENERATE 语句和 IF...GENERATE 语句共同描述。设计中,可以根据 电路两端的 不规则部分形成的条件 IF...GENERATE 语句来描述,而用 FOR...GENERATE 语句描述电路内部的规则部分。使用这种描述方法的好处是,使设计文件具有更好的通用性、可移植性和易改性。只要改变几个参数,就能得到任意规模的电路结构,有利于电路结构的扩展。

### 5.5 子程序

子程序是一个VHDL程序模块,这个模块是利用顺序语句来定义和完成算法的。与进程十分相似。但是子程序不能像进程那样可以从更有给材体的其他块或进程结构中直接读取信号虚或者向信号赋值。只能通过子程序调加。对于程序的界面端门进行通信。此外,VHDL子程序与其他软件语言程序中的子程序的应用目的是相似的,即能更有效地完成重复性的设计工作。

子程序有两种类型,即过程(PROCEDURE)和函数(FUNCTION)。其区别是;过程的调用可通过其界面获得多个返回值。而函数其能返回:个值、存函数入口中,所有参数都默认为输入,而过程行输入参数、输出参数和双向参数。过程一般被看作一种语句结构,而函数通常是表达式的;流分上过程可以单独存入。16万次似于进程,而函数通常作为语句的一部分被调用。

子程序可以在 VADL 语言中的: 个个人位置进行定义,即在程序包、结构体和进程中定义。在程序及 定义的子程序可以被其他不同的设计所调用。综合后的子程序将映射于目标芯片中的一个相应的电路模块,且每一次调用都将在硬件结构中产生具有相向结构的不同模块,这一点与在普通的软件中调用子程序有很大的不同。在实际应用中,要密切关注和严格控制子程序的调用次数,每调用一次子程序都意味着增加了一个硬件电路模块。

#### 5.5.1 函数

在 VHDL 中有多种函数形式,如在库中现存的具有专用功能的预定义函数和用于不同目的的用户自定义函数。 般的函数定义由两部分组成,即函数首和函数体。函数的表达式如下:

FUNCTI ON 函数名(参数表) RETURN 数据类型; -- 函数首 FUNCTI ON 函数名(参数表) RETURN 数据类型 IS -- 函数体 [说明部分] BEGI N 顺序语句:

END FUNCTION 函数名:



#### 1. 函数首

函数首是由函数名、参数表和返回值的数据类型三部分组成的,函数首的名称即为函数的名称。它可以是普通的标识符,也可以是运算符。这时运算符必须加上双引号,这就是所谓的运算符查载。运算符重载就是对 VHDL 中现存的运算符进行重新定义,以获得新的功能,新功能的定义是锋函数体来完成的。函数参数表中参量可以是变量、信号和常数,所以不必显式表示参数的方向(默认为"输入")。参数名高放在关键字 CONSTANT 或 SIGNAL之后,如果没有特别说明,则参数默认为常数。

如果要将一个已编制好的函数并入程序包,函数首必须放在程序包的说明部分,而函数体需放在程序包的包体内。如果只是在一个结构体中定义并调用函数,则仅需函数体即可。由此可见,函数首的作用只是作为程序包的有关此函数的一个接口界面。下面是四个不同的函数首放在一个程序包的说明部分中。

```
FUNCTION max( a . b : IN STD_LOGIC_VECTOR )

RETURN STD_LOGIC_VECTOR ;

FUNCTION fun( a , b , c : REAL )

RETURN REAL ;

FUNCTION "*" (a , b : INTEGER )

RETURN INTEGER ;

FUNCTION ss(SIGNAL inl , in2 : REAC )

RETURN REAL;
```

#### 2. 函数体

函数体包含一个对数据类型。常数、变量等的心态感见,以及用以完成规定算法或转换的顺序语句部分。, 这种数被调用,就将执行这部分语句。

例 5.5.1 函数的处形函数 sam 无函数首)

```
LI BRARY LEEE.
USE I EEE, STD LOGIC 1164, ALL:
ENTITY fun Is
PORT ( a : IN BIT_VECTOR (0 TO 2) ;
       m : OUT BIT_VECTOR(O TO 2 ) );
END Entity fun;
ARCHITECTURE demo OF fun IS
 FUNCTION sam(x, y, z: BIT) RETURN BIT IS -- 定义函数 sam
   BEGI N
     RETURN (x AND v) OR z
 END FUNCTION sam:
BEGIN
 PROCESS (a)
   BEGI N
                                                   -- 将函数的返回伯赋予m
     m(0) \le sam(a(0), a(1), a(2));
     m(1) \le sam(a(2), a(0), a(1));
     m(2) \le sam(a(1), a(2), a(0));
 END PROCESS:
END demo:
```



#### 3. 函数调用语句

函数调用语句可出现在程序包、结构体和进程中。通过函数的调用可完成某些数据的 运算或转换。函数调用语句的格式如下:

#### 函数名(关联参数表):

例如,在例 5.5.1 的进程中调用了函数 sam。输入端口 a 被列为敏感信号,当 a 的 3 个 位输入元素 a(0)、a(1)和 a(2)中的任意一位有变化时,将启动对函数 sam 的调用,并将函数的返回值赋给 m 输出。

#### 5.5.2 过程

过程与函数一样,过程也由两部分组成,即由过程首和过程体构成,过程首也不是必需的,过程体可以独立存在和使用。过程的语句格式如下:

```
PROCEDURE 过程名(参数表)
PROCEDURE 过程名(参数表) IS
[说明部分]
BEGIN
順序语句:
END PROCEDURE 过程名:
```

#### 1. 过程首

过程首由过程名和参数表组成、参数表可用于常数、类量和信号:类数据对象目标的说明,并用关键字 IN、OUT 和 INOUT 定义这些参数的 大海模式,即信息的流向。如果没有指定模式,则默认为 IN(输入)。

般地,可在参属表中定义三种流向模式、U.N. OUT 和 INOUT。如果只定义了 IN模式而未定义目标《查类型,则默认为常言、片只定义了 INOUT 或 OUT,则默认目标参量类型是变量

#### 2. 过程体

过程体是由顺序语句组成的,过程的调用即启动了对过程体的顺序语句的执行。过程体的说明部分只是局部的,其中的各种定义只能适用于过程体内部,过程体的顺序语句部分可以包含任何顺序执行的语句,包括WAIT语句。但需注意,如果一个过程是在进程中调用的,且这个进程已列出了敏感参量表,则不能在此过程中使用WAIT语句。例如,个过程体如下:

```
PROCEDURE PRG1 (VARIABLE data : INOUT BIT_VECTOR( 0 to 3) )

BEGIN

CASE data IS

WHEN "0000" => RETURN "1100";

WHEN "0101" => RETURN "0000";

WHEN "0thers => RETURN "1111";

END CASE;

END PROCEDURE PRGI:
```

## EDA 技术及数字系统的应用

此过程名为 PRG1,在参数表中定义 data 为变量, 「作模式为 INOUT。在过程体中, 采用 CASE 顺序语句,RETURN 语句是结束予程序返回 上程序的控制语句。它只能用于函数与过程体内,并用来结束当前最内层函数或过程体的执行。在调用即启动过程中, 当变量 data 为 "1100" 或 "0000",否则将返回 "1111"。

#### 3. 过程调用语句

过程调用语句在进程内部执行时,它是一种顺序语句;过程调用语句在结构体的进程 之外出现时,它作为并发语句出现。作为并行过程调用语句,在结构体中它们是并行执行 的,其执行顺序与书写顺序无关。过程与函数一样可以重复调用或嵌套式调用。过程调用 语句的书写格式如下:

过程名(关联参数表);

```
例 5.5.2 用 VHDL 语言描述对三个输入的数求最大数。
LIBRARY IEEE-
USE LEER. STD LOGIC 1164. ALL:
USE I EEE. STD_LOGI C_UNSI GNED. ALL:
ENTITY max IS
 PORT( in1: IN STD_LOGIC_VECTOR (Y DOWNTO 0):
       in2: IN STD_LOGIC_VECTOR 7 DOWNTO 0).
       in3: IN STD_LOGIC_VECTOR ( DOWNTO 0):
         q: OUT STD_LOGIC_VECTOR (7 DOWNTO 0))
END max:
ARCHI TECTURE one OF man IS
 PROCEDURE maxi mun ( . IN STD_LOGI C_WECTOR .
                                                   -- 讨程为两个数的比较
             SIGNAL C: OUT STD LOGIC VECTOR) IS
     VARI ABLE temp: STD_LOGI C_VECTOR (a"RANGE);
                                                   -- temp长度与a相同
       NF (a > b) THEN
        remp := a:
      ELSE
        temp : - b;
      END IF;
      c <= temp;
                                                   -- 比较结果最大数赋给信号 c
 END maxi mum:
 SIGNAL tmp1, tmp2: OUT STD LOGIC VECTOR(7 DOWNTO 0):
BEGI N
 maximum(in1, in2, tmp1);
                                                   -- 过程调用
 maximum(tmpl, in3, tmp2);
 q \ll tmp2:
END one:
```

### 5.5.3 子程序重载

在 VHDL 语言中, 子程序重载的特性使得能够声明多个相同名称但参数不同的函数和过程, 即可定义多个相同的函数名或过程名。

定义多个相同的函数名时,要求函数中定义的操作数具有不同的数据类列,以便调用



时用以分辨不同功能的同名函数。在具有不同数据类型操作数构成的同名函数中,以运算 符重截函数最为常用,它为不同数据类型间的运算带来极大的方便。

例 5.5.3 个比较数大小的重载函数 max 的定义及调用示例如下:

```
LIBRARY LEEE:
USE IEEE, STD LOGIC 1164, ALL:
PACKAGE packmax IS
                                             -- 程序包首
   FUNCTION max(a,b: IN STD LOGIC VECTOR) -- 定义函数首1
     RETURN STD_LOGIC_VECTOR ;
   FUNCTION max( a, b : IN BIT VECTOR )
                                             -- 定 V 函数首 2
     RETURN BIT_VECTOR:
   FUNCTION max( a, b : IN INTEGER )
                                             -- 定义函数首3
     RETURN INTEGER:
PACKAGE BODY packmax IS
   FUNCTION max( a, b : IN STD_LOGIC VECTOR)
                                                定义函数体 1
     RETURN STD LOGIC VECTOR IS
    BEGI N
     IF a > b THEN RETURN a:
        ELSE RETURN b: END IF:
   END FUNCTION max;
   FUNCTION max( a b : IN INTEGER
                                                定义函数体2
     RETURN INTEGER IS
   BEGI N
     IF a > b THEN RETURN a
   ELSE RETURN by END IF:
   FUNCTION max( a, & IN BIT_VECTOR)
                                                定义函数体3
     RETURN BIT VECTOR IS
     IF a > b THEN RETURN a:
       ELSE RETURN b: END F
   END AUNCTION max;
                                             -- 结束 PACKAGE BODY 语句:
END:
-- 以下是调用重载函数 max 的 VHDL 描述:
LI BRARY I EEE
USE I EEE. STD_LOGI C_1164. ALL ;
USE WORK, packmax, ALL:
ENTITY expmax IS
  PORT( al, b1 : IN STD LOGIC VECTOR(3 DOWNTO 0 ):
        a2, b2 : IN BIT_VECTOR(4 DOWNTO 0 ):
        a3, b3 : IN INTEGER RANGE O TO 15:
           c1 : OUT STD_LOGIC_VECTOR(3 DOWNTO 0 );
           c2 : OUT BIT_VECTOR(4 DOWNTO 0 );
           c3 : OUT INTEGER RANGE O TO 15 ):
END expmax :
ARCHITECTURE one OF expmax IS
   BEGI N
  c1 \le max(a1, b1);
                      -- 对函数 max(a,b: IN STD_LOGIC_VECTOR)的调用
                     -- 对函数 max(a,b; IN BIT_VECTOR) 的调用
  c2 \le max(a2, b2):
  c3 \le max(a3, b3):
                       -- 对函数 max(a,b:IN INTEGER) 的调用
END one :
```



在上面例子中,先在程序包进行函数的定义,对于同名称的函数 max 用了三种数据类型(STD\_LOGIC\_VECTOR、BIT\_VECTOR、和 INTEGER)作为此函数的参数定义多次。在对函数的调用过程中,以操作数具有的数据类型来调用相对应功能的同名函数。

同样, 重载过程也与重载函数十分类似, VHDL 语言允许有两个或两个以上相同的过程名和互不相同的参数数量及数据类型的过程。对于重载过程, 也是靠参量类型来辨别究 意调用哪一个过程。例如:

此例中定义了两个重载过程。它们的过程名、参量数计及各参量的模式是相同的,但参量的数据类型是不同的。第一个过程中定义的两个偏入参量 al 和 a2 为实数型常数,y1 为 INOUT 模式的整数信息。而第二个过程中 a1、a2 为整数常数,y1 为实数信号。在过程调用时,根据参量物数据类型来调用对应放过程。

### 5.6 状态机的 VHDL 设计

有限状态机及其设计技术是现代数字系统设计中不可缺少的部分,是实现高效率、高可靠逻辑控制的重要途径。随着先进的 EDA 工具和大规模集成电路技术的发展,以及强大的 VHDL 等硬件描述语言,有限状态机在其具体的设计技术和实现方法上有了许多新内容。在逻辑控制系统中,有许多是可以利用有限状态机的设计方案来描述和实现的,并且 VHDL 描述的状态机有其独特的优越性,主要表现在以下几方面。

- (1) 有限状态机克服了纯硬件数字系统顺序方式控制不灵活的缺点。状态机的工作方式是根据控制信号按照预先设定的状态顺序运行。利用 VHDL 语言描述的状态机是纯硬件数字系统中的顺序控制电路,因此状态机在其运行方式上类似于 般的程序控制的微处理器,而在运行速度和可靠性方面优于程序控制的微处理器。
- (2) 状态机的结构模式相对简单,用 VHDL 语言描述的状态机层次分明,结构清晰, 易读易懂;在排除、修改和模块移植方面也有其独到的特点。
  - (3) 状态机容易构成性能良好的同步时序逻辑模块,有利于消除电路中的毛刺现象。



(4) 状态机具有在高速运算和控制方面的巨大优势。由于VHDL 描述的状态机可以由 多个进程构成,一个结构体中可以包含多个状态机,而一个单独的状态机(或多个并行运行 的状态机)以顺序方式所能完成的运算和控制方面的工作与一个微处理器的功能类似。因此 一个设计实体的功能便类似于含有并行运行的多个微处理器的功能。

#### 5.6.1 状态机的基本结构

状态机是时序逻辑电路的逻辑描述形式之一,是逻辑控制器设计的有效方法,具有与时序逻辑电路相同的结构。状态机可以认为是组合逻辑电路和存储器或寄存器的组合。状态机的状态不仅和输入信号有关,而且还与存储器的当前状态有关。存储器用于存储状态机的状态,组合逻辑电路实现状态译码和输出控制信号。如图 5.10 所示为状态机构成的时序电路。



图 5.10 状态机构成的时序电路

在图 5.10 中,状态寄存器又称为《流状态寄存器(Current State, CS),用来保存状态 机内部的当前状态。当前状态的产生之种种信号 clk 的信用下,通过对状态寄存器的赋值来实现的。状态符合器的输入。效自状态译码器的输出,而寄存器的输出分别作为输出控制模块的输入和状态详码囊的反馈输入。状态评误器而任务是根据输入信号和当前状态确定下一状态。因此,从选择码器又称为次态组、逻辑电路(Next State, NS)。输出控制模块又称为输出引定逻辑电路(Output Logics, OL) 主要用来确定状态机对外的输出信号。实际中,状态机的多数是有限的,因此又称为有限状态机(Finite State Machine, FSM),本书中的状态机即指有限状态机。

从状态机的输出方式上,可分为 Mealy(米里)型和 Moore(莫尔)型两种状态机。在 Mealy 型状态机中,输出不仅与当前状态有关,这与输入有关。其输出是当前状态和所有输入信号的函数。它的输出是在输入变化后立即发生的,不依赖时钟的同步。而 Moore 型状态机中,输出只与当前状态有关,这类状态机在输入发生变化后还必须等待时钟的到来,即时钟便状态发生变化时才导致输出变化。

状态机的分类只是概念上的划分,并且实际的状态机中往往是两种类型状态机的混合体,因此实际上在状态机的设计和实现过程中并不是很关心其类别。设计和实现状态机最 关键的步骤还是从实际问题中抽象出状态机,并确定状态的个数和状态间的转移条件。状态转移图和算法状态机图(ASM,详见第7章)是设计和实现状态机的常用方法。

#### 5.6.2 状态转移图

状态机设计的关键是掌握状态转移图的画法。状态转移图是状态机的一种最自然的表示方法,它能够清晰地说明状态机的所有关键要素,包括状态、状态转移的条件(输入)、各状态下的输出等。可以说状态转移图表达了状态机的几乎所有信息。

## EDA 技术及数字系统的应用

**例** 5.6.1 个序列信号检测器,能够从输入的串行码流 x 中检测出码组 1100100,输 出 y 为高电平 1,否则为低电平 0。

由于输入信号为连续的单比特信号(串行输入),而需要检测的序列有 7 位,因此有必要在电路中引入记忆元件,记录当前检测到的序列状态。记忆元件的数据宽度为 3 位,因此共有 2<sup>3</sup> 种取值(状态个数为 8)。输入信号从高位到低位依次输入序列"1100100",每串行输入一位比特信号, 定义为一个状态。这 8 个状态分别为 80(起始状态,输入"0xxxxxx")、81(输入"1xxxxx")、82(输入"11xxxxx")、83(输入"11001xx")、84(输入"11001xx")、85(输入"110010x")、87(输入"1100100")。其状态转移图如图 5.11 所示。




图 5.11 中,每次未必用一个侧圈表来。并从前状态名。状态机在开始时处于起始状态 s0,各状态间处隔端入信号的不同按照图 5.11 所示进行状态转移。当状态转移到 s7 时,输出商电平 1. / 齐测输出低电平 0. 由状态转移图可知,该状态机为 Moore 型,其输出只由当前状态决定,因此可将制出与到对应的状态中。 并为 Mealy 型状态机、即输出与输入也有关系,就不能把输出与状态写到一起了。 Mealy 型状态机需要将输出信息也写到表示状态转移条件的连线上,并用""与输入属于。

状态转移图是状态机的一种重要表示方式之一,也是设计状态机的关键。但要在硬件中实现状态机的逻辑功能,在 Quartus II 开发工具中可以用两种方法来描述状态转移图: 种是用 HDL 语句描述;另一种是用图形方式的编辑设计。

#### 5.6.3 状态机的 VHDL 描述

用 VHDL 描述的状态机有多种形式,从结构上分为单进程状态机和多进程状态机;从 状态表达方式上,分为有符号化状态机和确定状态编码的状态机;从编码方式上,分为顺 序编码状态机、 位热码编码状态机或其他编码方式状态机。VHDL 描述的状态机通常使 用两进程方式来描述状态机的内部逻辑。 上要有三部分组成:说明部分、描述时序逻辑的 进程和描述组合逻辑的进程。



#### 1. 说明部分

说明部分中使用 TYPE 语句定义 · 个新的数据类型,此数据类型为枚举型。其元紊通常用状态机的状态名来定义。状态变量(如现态和次态)应定义为信号,便于信息传递。说明部分 · 般应放在结构体的 ARCHITECTURE 和 BEGIN 之间,如定义状态机的状态如下;

TYPE ss IS (s0, s1, s2, s3, s4); SIGNAL present\_s , next\_s : ss :

其中新定义的数据类型名即状态机名为 ss, 其类型的元素分别为 s0、s1、s2、s3、s4。 表示状态机 ss 中的 5 个状态。定义为信号的状态变量是 present s 和 next s, 它们的数据 类型被定义为 ss。 因此状态变量 present s 和 next s 的取值范围是在数据类型 ss 所限定的 这 5 个元素中。此外,由于状态变量的取值是文字符号,所以以上语句定义的状态机属于 符号化状态机。

#### 2. 时序逻辑进程

时序逻辑进程是指在时钟驱动下负责状态转换的连律 这部分进程的 VHDL 描述一般 比较固定、单一和简单。状态机中必须包含一个或工作时钟信号敏感的进程,当时钟发生 有效跳变时,状态机的状态才会变化。一般地、下河逻辑进程可以不负责下一状态的具体状态取值,如 so, sl、s2、s3、s4 中的 X、大态。当时钟的有效跳变到来时,时序逻辑进程具及示次态信号 next\_s 与现态信号,也可以放置一些同步系,而具体的状态转移完全由其他的进程根据实际情况来决定。在此述图 也可以放置一些同步或异步诗等或置位方面的控制 信号,状态相的 VHDL 描述器模型加紧 512 所示。




图 5.12 状态机的 VHDL 描述模型

#### 3. 组合逻辑进程

组合逻辑进程的任务是根据外部输入的控制信号,包括来自状态机外部的信号和来自状态机内部其他的组合或时序进程的信号,或(和)当前状态的状态值确定下一状态( $next_s$ )的取向,即次态  $next_s$ 的取值内容,以及确定对外输出或对内部其他组合或时序进程输出 控制信号的内容。

此进程根据实际情况决定状态的转移及输出控制信号。 殷用 CASE 语句和 IF 语句来描述状态机中的状态转移。

#### 4. 多进程的状态机

在 VHDL 描述的多进程状态机中,至少应包括两个进程:时序逻辑进程和组合逻辑 进程。



例 5.6.2 为实现状态转移图 5.13 所示的功能,两个进程状态机的 VHDL 描述如下:




图 5.13 状态转移图

```
LIBRARY LEEF
USE I EEE, STD_LOGI C_1164 ALL;
ENTITY machine1 IS
PORT ( clk, reset : IN STD_LOGIC; \\
               din : IN STD_LOGIC VECTOR (O TO 1);
               co : OUT INTEGER RANGE O TO 15 );
END machine1:
ARCHI TECTURE one OF machine INS
 TYPE ss IS (s0, s1, s2, s3).
  SI GNAL current_s hext s : ss :
BEGIN
 REG: PROCESS ( eset, clk)
                                                时序逻辑进程
      BEGIN- (
        IF reset = '1' THEN purpont's <= s0; -- 高电平时为初始态
        ELSIF clk='1' AND clk EVENT THEN
       current_s <= next_s;
        END IF:
 END PROCESS:
 COM: PROCESS(current s. din )
                                             -- 组合逻辑进程
      BEGI N
        CASE current_s IS
                                             -- 用 CASE 语句和 IF 语句
         WHEN s0 => co<= 5;
                                             -- 来实现状态转移
           IF din = "00" THEN next s \le 0:
              ELSE next state<=s1:
           END IF:
         WHEN s1 => co<= 8;
           IF din = "00" THEN next_s <= s1;
              ELSE next_s<=s2;
           END IF:
         WHEN s2 => co<= 12:
           IF din = "11" THEN next_s <=s0;
              ELSE next_s <= s3:
           END IF:
```




```
WHEN s3 => co<= 14:
    If din = "11" THEN next_s <= s3;
    ELSE next_s <= s0;
    END 1F;
    END case;
END PROCESS;
END One:
```

在上例的结构体说明部分中,定义了含 4 个状态符号的数据类型 ss,然后将现态 current s 和次态 next s 两个状态变量的数据类型定义为 ss,数据对象为 SIGNAL(信号)。

时序逻辑进程和组合逻辑进程这两个进程是并行运行的,用于进程间信息传递的信号current\_s 和 next\_s. 在状态机设计中称为状态反馈。在状态机运行中状态反馈的作用是实现状态的转移,即存储当前状态和确定下一状态。时序逻辑进程 REG 只负责将当前状态接换为下一状态。而不管所转换的状态究竟处于哪一个状态(50.5) \$2、\$3)。组合逻辑进程将根据当前状态current s 的值和外部的输入信号 din 来次返上,状态和输出信号 out。

例 5.6.3 为实现"1100100"序列检测器的状态转移的 11 所示的功能,两个进程状态机的 VHDL 描述如下,其仿真波形如图 5.14 所示。

```
library IEEE:
use I EEE, STD LOGIC 1164, ALL:
entity detect fsm is
     Port ( rst, clk: in STD_LOOK)
               x: in STD LOGIC
               y: out STO 1.061 ( )
end detect fsm:
ARCHITECTURE behaviorak of detect fsm V:S
    type istate ( s0, s1, s2, s3, s4, s5, s6xs7)
   SI GNAL STATE_CURRENT, STATE_NEXT
begi n
  process(rst, clk)
                                      时序逻辑进程
   begin
                                       状态更新进程
        'if(rst='1')then
            state current<=s0:
         elsif(clk'event and clk='1')then
            state_current <= state_next;
         end if:
   end process:
  process(state_current, x)
                                   -- 组合逻辑讲程
   begi n
                                    -- 下·状态产生和输出信号产生
       case(state_current)is
      when s0=> y<='0';
        if(x='0') then state next<=s0;
        el se
                         state next<=sl:
        end if:
      when s1=> y<='0';
        if(x='0') then state_next <= s0;
        el se
                         state next<=s2:
        end if;
      when s2=> y<='0';
        if(x='0') then state next<=s3:
```



5. 单进程的状态机

## 在两进程的状态机中,输出信号是由组合逻辑进程发出的。在一些特定情况下难免出

现毛刺现象,如果这些输出信号用于时钟信号,则极易产生错误操作。为了避免出现毛刺 现象的状态机,可以采用两种方式:一种是希望输出信号具有寄存器锁存功能,在两进程 状态机的基础上,增加一个输出信号的锁存进程,与时钟信号同步输出;另一种是采用单 讲程状态机, 将时序逻辑讲程和组合逻辑讲程放在同一个讲程中, 此讲程可以认为是混合 进程。在混合进程中, CASE 语句处于测试时钟跳变的 ELSIF 语句中, 在综合时对状态的 赋值操作必然能引进对输出信号的锁存。

混合进程的输出信号要等到进入下一状态的时钟信号的跳变才能进行锁存,即状态机 的输出信号在当前状态中由组合电路产生,而在稳定了一个时钟周期后在次态电锁存器输 出。因此要比多进程状态机的输出晚一个时钟周期。



例 5.6.4 为实现状态转移图 5.13 所示的功能,单进程状态机的 VHDL 描述如下:

```
LI BRARY I EEE:
USE LEEE, STD LOGIC 1164, ALL:
ENTITY machine2 IS
  PORT ( clk, reset : IN STD LOGIC:
               din: IN STD LOGIC VECTOR (0 TO 1):
                co : OUT INTEGER RANGE O TO 15 ):
END_machine2 :
ARCHITECTURE one OF machine2 IS
      TYPE ss IS ( s0. s1. s2. s3 ):
                                            -- 定义状态机
                                            -- 定义状态变量 st
      SIGNAL st : ss :
BEGI N
   PROCESS ( reset, clk)
                                             -- 混合进程
     BEGI N
      IF reset = '1' THEN st <= s0:
                                               高电平时为初始态
        ELSIF clk='1' AND clk'EVENT THEN
        CASE st IS
                                               用 CASE 语句和 IF 语句
          WHEN s0 => co <= 5;
                                               来实现状态转移
            IF din = "00" THEN st
              ELSE st <=s1: END.IE
          WHEN s1 => co <= 8,,
            IF din = "00" THEM st <=s1.
               ELSE St <= $2 END IF;
          WHEN S2 => 50 <= 12.
            IF din THEN st <= 50,
               ELSB # <= s3; END 1F
          WHEN $8 -> CO <= 14;
           IF d n = "11" THEN st 3:
              ELSE St <= SON END PF:
         WHEN OTHERS => st<=sch
        END case:
     END IF:
  END PROCESS:
END one :
```

图 5.15 所示为例 5.13 的仿真时序图,从图中可以看出,输出信号 co[3..0]的波形没有任何毛刺现象。但是 co[3..0]是在下一个时钟周期后的次态输出的。



图 5.15 例 5.6.4 的仿真时序图



#### 5.6.4 状态机的图形编辑设计

状态机除了可以直接用 VHDL 描述外,还可以用图形的方式编辑设计,在 Quartus II 中其设计步骤通过下面示例进行介绍。

例 5.6.5 用图形编辑设计如图 5.16 所示的状态机的功能。




图 5.16 例 5.6.5 的状态转移图

步骤 : 设计输入方式选择。与原理图和 HDL 设计时的步载和似,选择 File\New 命令,弹出设计输入文件选择对话框。在"Design File(设计文件) 栏中,选中"State Machine File"项目,然后单击"OK" 按钮,将在工程工作区建出一个名称为 SM1.smf 的编辑窗口,便可进行状态机的设计输入。

步骤 : 利用状态机编辑 [ 具栏(图 5.17), 1 m1.smf 的状态机编辑窗口中画出状态 和状态转移线, 如图 5.18 所示。

步骤: 状态的设置。但括状态长线点、状态转移条件的设置(输入信号)和输出操作等。在 SMI.smf 的状态机编辑窗口电风冷状态圈(如状态 s0), 弹出状态 s0 的属性对话框, 如图 5.19 所示。如图 5.20 所示为状态 s0 的输出操作对话和 z1z2 设为 00)。在完成状态机的设计输入后,进行保存。




图 5.17 状态机编辑工具栏




图 5.18 SM1.smf 的状态机编辑窗口







图 5.19 状态属性对话框



图 5.20 状态 sQ 的输出操作对话框

从图 5.17 所示的状态机编辑工具。 以看到,对已建立好的有限状态机可以生成 HDL 文件(.vhd、.v、.sv)和其他文件(who ssf),也可以被其他设计模块调用。

#### 5.6.5 状态编码与状态分配

在状态机的设计中、用文字符号定义各状态变量的状态机称为符号化状态机,其状态变量的具体编码由VADD、综合器根据具体情况的意。状态编码义称为状态分配,是指如何用:进制数0和,以表示状态机的各状态。在户有限状态机中输出信号通常是通过状态的组合逻辑电路影响,因此有可能由于状态统转时比特率变化的不同步而引入毛刺。因此,状态编码不仅变考虑等省编码位宽,还要考虑状态转移时可能存在的毛刺现象。状态编码的具体方式对综合后电路的面积和速度也都会有重要的影响。

目前有多种状态编码方式,可以由设计者控制,也可以由综合器自动对编码方式进行 选择。对状态的编码主要分为顺序编码(自然二进制编码)、 位热码编码(One-hot encoding) 和状态位直接输出型编码方式。顺序编码和 (位热码编码见表 5-3 所列。

	水 ひつ 利均力工	<b>u</b>
状 态	顺序编码	一位热码编码
s0	000	100000
sl	001	010000
s2	010	001000
s3	011	000100
84	100	000010
S5	101	000001

表 5-3 编码方式

顺序编码方式就是采用。进制数编码来实现 n 个状态的状态机。这种编码方式最为简单,并且使用的触发器数量最少,剩余状态较少,容错技术较简单。但是这种编码增加了从一种状态向另一种状态转换的译码组合逻辑,这对 F 在触发器资源丰富而组合逻辑资源相对较少的 FPGA 器件中实现是不利的。此外,对于输出信号,还要在状态机中再设置一个组合进程作为输出译码控制。

· 位热码编码方式就是用 n 个触发器来实现具有 n 个状态的状态机。状态机中的每个状态都由其中 · 个触发器的状态表示,即某个状态的编码只有对应的某一位为"1",其余位为"0"。 · 位热码编码方式尽管用了较多的触发器,剩余状态较多,但其简单的编码方式大简化了状态译码逻辑,提高了状态转换速度,这对于含有较多的时序逻辑资源的FPGA 器件是较好的设计方案。此外,许多而向 CPLD/FPGA 的 VHDL 综合器都有符号化状态机自动优化设置成为一位热码编码状态的功能。例如,MAXPRLUSII 开发工具,对于FPGA 器件, · 位热码编码方式是默认的;对于 CPLD 器件,则通过选择某单项决定使用顺序编码方式还是一位热码编码方式。

状态位直接输出型编码方式就是状态机中的状态。中取值的每一位也作为输出信号 的值。其本质是时序逻辑进程与组合逻辑进程会、 的状态机,它的输出信号就是各状态的状态码。


例 5.6.6 状态位直接输出型编码方式 V HOL 描述的状态机如下:

```
LIBRARY LEFE-
USE I EEE, STD LOGIC 1164
ENTITY machine3 is
   PORT( clk, rst/: 1N STD LOGIC:
                    IN STD_LOGIC_VECTOR(3 DOWNTO 0 ).
                    OUT STD LOGIC VECTOR(2 DOWNTO 0 ) ):
END machine3
ARCHITECTURE one OF machine3 IS
   SIGNAL state: STD LOGIC VECTOR(2 DOWNTO 0);
   -- 对状态机中的状态进行编码取值,并作为输出信号
   CONSTANT st 0: STD_LOGIC_VECTOR(2 DOWNTO 0) := "000";
   CONSTANT st 1: STD_LOGIC_VECTOR(2 DOWNTO 0) := "010";
   CONSTANT st 2: STD_LOGIC_VECTOR(2 DOWNTO 0) = "011";
   CONSTANT st 3: STD LOGIC VECTOR(2 DOWNTO 0) := "110":
   CONSTANT st 4: STD LOGIC VECTOR(2 DOWNTO 0) := "111":
 PROCESS (clk. rst)
   BEGI N
   IF rst='1' THEN state <= st0:
                                              -- rst 为高电平时, 状态为初态
      ELSIF (clk'EVENT AND clk='1') then
      CASE state IS
       WHEN st0 \Rightarrow IF id = x"3" THEN state <= st1:
           ELSE state <= state0: END IF:
```



```
WHEN st 1 => state <= st 2:
       WHEN st2 => IF id = x"7" THEN state <= st3:
           ELSE state <= st2: END IF:
       WHEN st3 => IF id < x"7" THEN state <= st0;
           ELSIF id = x^9 THEN state <= st4:
            ELSE state <= st3:
           END IE:
       WHEN st4 \Rightarrow IF id = x"b" THEN state <= st0;
           ELSE state <= st4: END IF:
       WHEN OTHERS => state <= st0:
                                            -- 剩余状态转为初态
      FND CASE-
    END IF:
 END PROCESS:
v <= state(1 DOWNTO 0);
                                                 《答的取值作为输出信号
END one :
```

上例完成了图 5.21 所示的状态转换图的逻辑功能, 对对念编码的取值也作为输出信号, 基仿真时序图如图 5.22 所示。



		pag - 1	. ,	bearing 14 shelming		
Name ,	500.0ns	1.0µs	1.5µs	2.0µs	2.5µs	3.0µs
rst '						
c k						
<b>1</b> 0	1 2 3	4 (5 (8	7 (8	9 (10 )	11 ( 12 ) 13	14 (15 (0
state		2 . : 3	)(Б	7 :	) : :	: 0
у у	0 1	2 / 3	χ 6	7	X	0

图 5.22 例 5.6.6 的仿直时序图

这种状态位直接输出型编码方式状态机的优点是输出速度快,没有毛刺现象;缺点是设计的实体可读性差,用于状态译码的组合逻辑资源比其他以相同触发器数量构成的状态机多,而且难以有效地控制非法状态的出现。



#### 5.6.6 剩余状态与容错技术

在状态机设计中,不可避免地会出现大量剩余状态。若不对剩余状态进行合理的处理,状态机可能进入不可预测的状态,后果是对外界出现短暂失控或者始终无法摆脱剩余状态 而失去正常功能。因此,对剩余状态的处理,即容错技术的应用是必须慎重考虑的问题。但是,剩余状态的处理要不同程度地耗用逻辑资源,因此设计者在选用状态机结构、状态编码方式、容错技术及系统的工作速度与资源利用率方面需要做权衡比较,以适应自己的设计要求。

剩余状态的转移去向大致有如下几种:

- (1) 转入空闲状态, 等待下一个工作任务的到来:
- (2) 转入指定的状态,去执行特定任务;
- (3) 转入预定义的专门处理错误的状态,如预警状态。

对于前两种编码方式可以将多余状态做出定义,在以后使得代单加以处理。处理的方法有两种: 种方法是在语句中对每一个非法状态都做出现确的状态转换指示;另一种方法是利用 OTHERS 语句对本提到的状态做统 处理: 私上 行热码编码方式,其剩余状态数将随有效状数的增加呈指数式剧增、就不低水炉、建的处理方法。鉴于 位热码编码方式的特点,任何多于 1 个触发器为"1"的状态均为非法状态。因此,可编写一个检错程序,判断是否在同一时刻有多个寄存器为 1",若有,则转入相应的处理和好。

# 5.7 数字电路设计

前面已经介绍了 VPDL 语言的语法规则、顺序设计、并行语句和状态机等,为了更好地理解和使用 VHDL 语言设计数字逻辑电路、大声将以逻辑单元电路为例,讲述 VHDL 语言结构体的、种精平方式及常用数字电影的 VHDL 实现。

## 5.7.1 VHDL 的描述风格

VHDL语言能形象化地抽象表示电路的行为和结构,支持电路描述由高层到低层的综合转换。VHDL语言通过结构体具体描述整个设计实体的逻辑功能。对于逻辑功能相同的结构体,可以用不同的语句类型和描述方法来表达。通常结构体有三种不同风格的描述方式,即行为描述方式,数根流描述方式和结构描述方式。

#### 1. 行为描述

例 5.7.1 八位二进制全加器行为描述如下:

LI BRARY I EEE;

USE I EEE. STD\_LOGI C\_1164. ALL;



```
USE TEEE, STD LOGIC UNSTGNED, ALL:
ENTITY adder8 IS
   PORT( A : IN STD LOGIC VECTOR(7 DOWNTO 0):
         B : IN STD LOGIC VECTOR(7 DOWNTO 0):
        Cin: IN STD_LOGIC:
        Co : OUT STD_LOGIC:
         Sum: OUT STD LOGIC VECTOR(7 DOWNTO 0) ):
END adder8:
ARCHITECTURE behave OF adder8 IS
   SIGNAL Sint : STD_LOGIC_VECTOR( 8 DOWNTO 0 );
   SIGNAL AA. BB : STD LOGIC VECTOR( 8 DOWNTO 0 ):
BEGI N
   AA <= '0' & A(7 DOWNTO 0):
                             -- 将 8 位加数矢量扩展为 9 位。为进位提供空间
                             -- 将8位被加数矢量扩展为2位,为进位提供空间
   BB <= 0 & B(7 DOWNTO 0):
   Sint <= AA + BB + Cin:
   Sum <= Sint (7 DOWNTO 0):
   Co <= Sint(8):
END behave:
```

由此例可以看出,设计者只需要描述设计的功能,而挑选电路方案的工作则由 VHDL 开发工具自动完成。最终选取的电路方案的优化程度,往往取决于 VHDL 综合软件的技术 水平和器件的支持能力。如图 5.23 所义 28 位 :进制全加器仿真时序图。



图 5.23 8 位二进制全加器仿真时序图

#### 2. 数据流描述

数据流描述方式也称为 RTL(Register Transfer Level, 寄存器传输级)描述方式, 既表示行为, 也隐含表示结构, 它描述了数据流的运动路线、运动方向和运动结果。通常用并行语句来进行描述。

例 5.7.2 采用数据流描述方式的一位全加器如下:

```
LIBRARY IEEE:
USE IEEE STD_LOGIC_1164.ALL;
ENTITY adder1 IS
PORT(x, y, cin: IN STD_LOGIC;
sum, co: OUT STD_LOGIC);
END adder1;
ARCHITECTURE dataflow OF adder1 IS
```

# EDA 技术及数字系统的应用

```
BEGIN
sum <= x XOR y XOR cin;
co <= (x AND y) OR( x AND cin) OR( y AND cin);
END dataflow;
```

由此例可以看出,结构体的数据流描述方式就是按照 位全加器的逻辑表达式来进行 描述的,这要求设计者对全加器的电路实现要有清楚的认识。实例中采用了并行执行的赋 值语句,与结构体中语句的书写顺序无关。

#### 3. 结构描述

结构描述用于描述设计系统的硬件结构,即硬件是如何构成的。它主要用于描述系统的功能和结构。在层次设计中,它是通过由顶层的设计模块对底层模块的调用来实现的。经常使用元件例化语句和配置语句来描述元件的类型及元件的互泛关系。下而仍以一位全加器为例,一位全加器可由两个半加器和一个或门组成的。假设于加器和或门已经是设计好的模块,像原理图设计一样,只要将现成的设计单元或形式进行调用,然后建立各模块之间的连接关系即可。

例 5.7.3 采用结构描述方式的一位全加器如

```
LIBRARY LEEE:
USE I EEE, STD_LOGI C_1164, ALL:
ENTITY full adder1 IS
 PORT( x, v, cin: IN STD LOGIC
        sum, co: OUT STD LOGIC)
END full_adder1;
ARCHITECTURE structural OF full adder
 COMPONENT half adder
                                                 元件half adder 说明
   PORT( inl. in2). IN STD_LOGIC
           S-C : OUT STD_LOCIE.
 END COMPONENT.
 COMPONENT or gate
                                              -- 元件 or_gate 说明
   PORT('in1, in2: IN STD LOGIC:
            out 1: OUT STD LOGIC):
 END COMPONENT:
   SIGNAL a, b, c : STD_LOGIC;
   ul: half_adder PORT MAP (x, y, b, a); -- 调用半加器
   u2: half adder PORT MAP (cin. b. sum. c): -- 调用半加器
   u3: or_gate PORT MAP (c. a. co);
                                              -- 调用或门
END structural:
```

由上例可见,一位全加器的设计可通过调用两个半加器和一个或门来实现。其电路原理图结构如图 5.24 所示。

对于一个复杂的电子系统,可以将其分解为若干个子系统,每个子系统再分解成模块, 形成多层次设计。在多层次设计中,每个层次都可以作为一个元件,再构成一个模块或系统,可以先分别仿真每个元件,然后再整体调试。所以说结构化描述不仅是一种设计方法, 而且是一种设计思想,能大大提高设计效率,是大型电子系统高层次设计的重要手段。在



实际应用中为了兼顾整个设计的功能、资源、性能等方面的因素,通常混合使用这三种描述方式。




图 5.24 一位全加器电路原理图

#### 5.7.2 组合逻辑电路

组合逻辑电路是一种在任何时刻的输出仅决定于当时激扬、信号的逻辑电路。组合逻辑电路的 VHDL 实现与传统电路设计实现是不同的,从 HDL 实现中真值表和逻辑表达 式都可以使用,而且逻辑化简和综合的 1.作由 PDAL 其来实现,从而使设计者主要考虑电路功能的描述,即 VHDL 语言来描述逻辑 U28 用 VHDL 语言描述组合逻辑电路常采用 CASE 语句、IF 语句和 ROM 模型。

#### 1. 编码器

编码器分为普通编码器和优先编码器两类。信誉通编码器中某一时刻只允许对一个输入信号进行编码,也优先编码器是将所在的输入信号按优先顺序排队,某一时刻只对其中优先级高的 输入信号进行编码。

例 5.7.4 8 线-3 线优先编码器的 VHDL 描述如下:

```
LI BRARY I EEE:
USE I EEE, STD LOGIC 1164, ALL;
ENTITY coder8 3 IS
 PORT ( I : IN STD LOGIC VECTOR(7 DOWNTO 0):
        EI : IN STD LOGIC:
                                             -- EI 为使能端, 低电平有效
        A : OUT STD_LOGIC_VECTOR(2 DOWNTO 0) );
END coder8 3:
ARCHITECTURE one OF coder8 3 IS
 BEGI N
 PROCESS(EL.I)
      IF( EI = '1') THEN A <= "000":
      ELSIF (I="11111111" AND EI='0') THEN A <= "000";
      ELSIF (I (7) = '1' AND EI = '0')
                                     THEN A <= "111":
      ELSIF (I(6)='1' AND EI='0')
                                      THEN A <= "110":
      ELSIF (I(5)='1' AND EI='0')
                                      THEN A <= "101":
      ELSIF (I(4)='1' AND EI='0')
                                      THEN A <=
```

```
FLSIF (I(3)='1' AND EI='0') THEN A <= "011";
ELSIF (I(2)='1' AND EI='0') THEN A <= "010";
ELSIF (I(1)='1' AND EI='0') THEN A <= "001";
ELSIF (I(0)='1' AND EI='0') THEN A <= "000";
END IF;
END PROCESS:

FND ONE:
```

在上例的优先编码器中, EI 为使能端, 低电平有效, I(7)输入端优先级最高, I(0)输入端优先级最低。

#### 2. 译码器

在数字系统中,能将。进制代码翻译成所表示信息的电路称为译码器。常用的译码器 有二进制译码器和七段显示译码器。

例 5.7.5 3 线-8 线译码器的 VHDL 描述如下:

```
LIBRARY LEEE:
USE I EEE. STD_LOGI C_1164. ALL;
ENTITY decoder3 8 IS
 PORT( G : IN STD LOGIC:

    一使能端,低电平有效

       A : IN STD_LOGIC_VECTOR(2_DOWNTO 0),
       Y : OUT STD LOGIC_VECTGR( > DOWNTO 0)).
END decoder3_8;
ARCHI TECTURE dat aflow OF decoder 3 8 IS
 BEGI N
 PROCESS (G . A)
   BEGI N
     IF(G ='O') THEN
      CASE A IS
        WHEN "000" =>
        WAEN ["001" =>
                       Y <="11111V01"
        WHEN "010" => Y <="11111011":
        WREN "011" => Y <="11110111":
        WHEN "100" => Y <= "11101111"
        WHEN "101" => Y <= "11011111"
        WHEN "110" => Y <= "101111111";
        WHEN OTHERS => Y <= "011111111";
      END CASE:
     ELSE Y <="111111111";
     END IF:
 END PROCESS:
END dataflow;
例 5.7.6 七段显示译码器的 VHDL 描述如下:
```

```
LIBRARY IEEE:
USE IEEE. STD_LOGIC_1164. ALL;
ENTITY bin2_7seg IS

PORT ( data_in : in STD_LOGIC_VECTOR (3 DOWNTO 0);
EN : in STD_LOGIC;
data_out : out STD_LOGIC_VECTOR (6 DOWNTO 0));
```



```
END bin2_7seg:
ARCHITECTURE one of bin2 7seg IS
BEGI N
 PROCESS(data in, EN)
   BECL N
     data out <= (others => '1'):
   IF EN='1' THEN
     CASE data in IS
      WHEN "0000" => data out <= "1000000": -- 0
      WHEN "0001" => data out <= "1111001": -- 1
      WHEN "0010" => data out <- "0100100": -- 2
      WHEN "0011" => data_out <= "0110000"; -- 3
      WHEN "0100" => data_out <= "0011001"; -- 4
      WHEN "0101" => data_out <- "0010010", -- 5
      WHEN "0110" => data out <= "0000011", -- 6
      WHEN "0111" => data out <= "1111000": -- .7
      WHEN "1000" => data_out <= "0000000";
      WHEN "1001" => data_out <= "0011000"3
      WHEN "1010" => data_out <= "0001000";
      WHEN "1011" => data_out <= "0000011\ -- b
      WHEN "1100" => data_out <= "0NOV" +": -- c
      WHEN "1101" => data_out <= 0100001". --
      WHEN 1110" => data_out/ <= 0000110": -- E
      WHEN '1111" => data_obt = "0001110". -- F
      WHEN OTHERS => NULL
      END CASE:
     END IF:
   END PROCESS:
END one :
3. 三态门
```

:态门有文义实际的应用,常用于接口电路和总线驱动电路。在 VHDL 语言设计中, 如用 STD\_LOGIC 数据类型的'Z'(必须大写)对一个变量赋值,即会引入:态门。对于目标 器件 CPLD/FPGA :态门是否能被适配进去,则必须根据具体器件系列来确定,因为有的 器件结构不支持二态门。

例 5.7.7 单向 8 位 : 态总线缓冲器, 其仿真波形如图 5.25 所示。

```
LIBRARY I EEE ;
USE I EEE STD_LOGI C_1164. ALL;
ENTITY tri_buf8 IS
PORT( oe : IN STD_LOGI C;
    din : IN STD_LOGI C_VECTOR( 7 DOWNTO 0 );
    dout : OUT STD_LOGI C_VECTOR( 7 DOWNTO 0 ) );
END ENTITY tri_buf8;
ARCHI TECTURE one OF tri_buf8 IS
BEGI N
PROCESS( oe , din )
BEGI N
IF( oe = '1') THEN dout <= din;
```

# EDA 技术及数字系统的应用

ELSE dout <= "ZZZZZZZZ"; -- 字母 Z 必须大写 END I F;

END PROCESS;

END ARCHI TECTURE one;




图 5.25 8 位三态总线缓冲器仿真波形图

# MUX16 1 D[15.0] EN A3 A2 A1 A0

#### 4. 数据选择器

从多路输入数据中选业其中某一路输入数据传输到输出端的电路转少数挤选择器。常用的数据选择器有4选1、8选和6选1等类型。

例 5.7.8 左 1 数据选择器的元件符号如图 5.26 成 EN 为使能输入端,当 EN=1 时,数据选择器小能工作,输出 Y=0;当 EN=0 时,数据

图 5.26 16选1数据选择器的元件符号图 选择器处于工作状态。D[15.0]为数据输入端,A3、A1和A0为数据选择控制端。

```
LI BRARY I EEE:
USE I EEE. STD_LOGI C_D161. AL
ENTITY mux16_1 IS/
 PORT( EN: IN STD LOGIC;
        A3, A2 A1, A0 : IN STD LOGIC
        d : IN STD_LOGIC_VECTOR (15 DOWNTO 0 );
           OUT STD_LOGIC ):
END mux16_1 ;
ARCHITECTURE one of mux16_1 IS
 SIGNAL sel : STD_LOGIC_VECTOR ( 3 DOWNTO 0 );
 BEGI N
   sel <= A3&A2&A1&A0:
   PROCESS( A3, A2, A1, A0, EN)
       IF EN='1' THEN v<='0';
       FLSE
         CASE sel IS
           WHEN "0000" \Rightarrow y \neq d(0);
           WHEN "0001" => y <=d(1);
           WHEN "0010" => y <=d(2);
           WHEN "0011" \Rightarrow y \leqd(3);
           WHEN "0100" => y <= d(4);
           WHEN "0101" \Rightarrow y <=d(5);
           WHEN "0110" \Rightarrow v <=d(6):
           WHEN "0111" => y <= d(7);
```



```
WHEN "1000" -> y <=d(8);
WHEN '1001" -> y <=d(9);
WHEN '1010" -> y <=d(10),
WHEN '1010" -> y <=d(10),
WHEN '1010" -> y <=d(12);
WHEN '1101" -> y <=d(12);
WHEN '1101" -> y <=d(13),
WHEN '1110" -> y <=d(14);
WHEN '1111" -> y <=d(15);
WHEN '1111" -> y <=d(15);
WHEN OTHERS -> NULL;
END CASE,
END IF,
END PROCESS;
END one;
```

#### 5. 多路分配器

多路分配器是从 路输入数据传输到多路输出信号中的 个输出端的电路,它与数据选择器是相反的过程。

例 5.7.9 8 路分配器设计代码如下, 其仿真波形如图 5.27 所示。

```
LIBRARY LEFE
USE I EEE, STD LOGIC 1164, ALL:
ENTITY assign8 IS
 PORT( d . IN STD_LOGIC . X
                                                    输入端
       A : IN STD LOGIC VECTOR ( 2 DOWNTO Q )
                                                    -- · 位控制端
       y : OUT STD_LOGIC_VECTOR ( 7 DOWNTO O)).
                                                     -- 8路输出端
 END assign8 . .
ARCHI TECTURE one OF assi gn8
  BEGI N
   PROCESS( AV
     BEGIN
      x,00,:
       CASE A IS
        WHEN '000' -> y(0) <-d:
        WHEN '001" \rightarrow y(1) < -d
        WHEN '010" -> y(2) <-d,
        WHEN 011' => y(3) <= d:
        WHEN '100" -> y(4) <-d.
        WHEN '101" => y(5) < -d.
        WHEN 110' => y(6) <= d:
        WHEN '111" \Rightarrow \lor (7) < -d
        WHEN OTHERS => y<=x"00",
       END CASE.
   END PROCESS:
END one ;
```






图 5.27 8路分配器仿真波形图

#### 6. 运算电路

常用的运算电路有加法器、减法器、乘法器和除法器等。以下以8位乘法器为例进行 VHDL的描述。

例 5.7.10 8 位乘法器代码如下, 其仿真波形如图 5.8 东示。

```
LIBRARY I EEE:
USE I EEE. STD_LOGI C_1164. ALL:
USE I EEE. STD_LOGI C_ARI TH. ALL.
-- 此程序但定义是(或有) 符号数
ENTITY mult & IS
GENERIC ( datawidth: INTECEM: 8 ); -- 数定义
PORT ( A, B: IN STD_LOGI C_VECTOR ( datawidth: 1 DOWNTO 0 );
Y: OUT. STD_LOGI C_VECTOR ( datawidth: 2-1 DOWNTO 0 ));
END mult 8;
ARCHI TECTURE a OF mult 8 IS
BEGIN
Y=UNSI CNEE(A) *UNSI GNED(B) X
END a;
```

上述例子实现了 8 位 Σ 行号數乘法器,输入數据 A 和 B 通过数据类型转换变成 无符号数数据类型。如果采用 SIGNED 数据类型,可以实现有符号数乘法器。由 Quartus II 工具进行综合后,生成的该乘法器的最大延迟时间为 35ns 左右, 占用了器件 EPF10K10LC84 的逻辑单元(LC)的 23%,即 135 个 LC。可见由此方法(VHDL 的行为描述)设计的乘法器速度是很高的,但占用的硬件资源较多。如果增加输入数据位数,那么占用的资源就会成倍的增加。

Name;	400.0ns	800.0ns	1.2µs	1.6µs	2.0µs	2.4µs	2.8µs	3.2
r A	0 (1 (2	(3 (4)	5 (6)	7 (8	9 (10	(11 (12	(13 (14	(15)
<b>₽</b> 8	0 (	8 (10	2	1 ( 3	2	40	48 )	56 X
<b>₽</b> Y	0 (16	24 (64	80 144	168 256	288 400	440 57	6 624 7B	4 840

图 5.28 8 位乘法器仿真波形图



#### 5.7.3 时序逻辑电路

时序逻辑电路的任 · 时刻输出信号不仅取决于当时刻的输入信号,而且还取决于电路 的原来状态。它由组合逻辑电路和存储电路两部分组成,存储电路 · 般由触发器构成。

时序逻辑电路只有在时钟脉冲的上升沿或下降沿的控制下,才能发生状态变化。VHDL 语言提供了测试时钟脉冲敏感边沿的语句和函数,为时序逻辑电路的设计带来很大的方便。

#### 1. 触发器

触发器的数据只有在时钟的上升沿或下降沿才可能被存储。描述触发器的关键在于对 时钟的描述,或者更为准确地说是对时钟边沿的描述。

例 5.7.11 带异步置位清零和同步置位清零的 D 触发器代码如下:

```
LIBRARY LEEE:
USE LEEE STD LOGIC 1164. ALL:
ENTITY dff_full IS
 PORT( d, clk
               : IN
                         STD_LOGI C:
                                               海输入, clk时钟
      clrna.setna : IN
                         STD LOGIC.
                                            clinna 量步谱器、set na 量步置位
       clrn.setn : IN
                         STD LOGIC:
                                           clrn同步清零, setn同步置位
                  : OUT STD LOGIC
END dff_full;
ARCHITECTURE a OF dff full
 PROCESS( clk.clrna.setna
   BEGI N
    IF clrna = 0' THEN q<='0'.
    ELSIF set na = 0' THEN g<=' 1':
    ELSIF clk EVENT AND clk='1' THEN
      IF clrie'O THEN q<=' 0
                                         -- 同步清零
      ELSIF set n - 0' THEN Q

    同址置位

      ELSE / q<=d;
      END LE:
    END IF:
   END PROCESS:
END a:
```

#### 2. 移位寄存器

移位寄存器除了具有存储数据的功能以外,还有移位的功能,因此分为左移移位寄存器、 右移移位寄存器和双向移位寄存器。

例 5.7.12 8 位双向移位寄存器, 其仿真时序图如图 5.29 所示。



```
END shift_rl8;
   ARCHITECTURE one OF shift rl8 IS
     SIGNAL a temp : STD LOGIC VECTOR( 7 DOWNTO 0 ):
     PROCESS (clk, clr, lod, m, dir, dil)
         IF clr='0' THEN q_temp <= x"00";
         ELSIF clk'EVENT AND clk='1' THEN
            IF lod='1' THEN q_temp<=din;
                                                   -- 置入数据
            ELSIF m='1' THEN
                FOR 1 IN 7 DOWNTO 1 LOOP
                                                   -- 实现石移
                     q_temp(i-1) \le q(i);
                END LOOP:
                     q_temp(7) \ll dir:
             FLSE
                FOR 1 IN 0 TO 6 LOOP
                     q temp(i+1) \leq q(i):
                END LOOP:
                     q_temp(0) \ll dil:
            END LF:
          END LE-
         a<=a temp:
       END PROCESS :
   END one:
                                        4 0µs
                                                            5.0µs
                                                                      5 5µs
Name
nat- ch
ma-cls
est lod
i dn 08 00
                                                 Y 16 Y 17 Y 18 Y 19
                                                                  (1A ) 1B ) 1C ) 1D
est-m
mi dir
nd—da
     0A) 08 1 00 1 19 1 33 1 67 ( CF ( 9F ) 3F ( 7F )
                                              FF
                                                   Y 7F Y 3F Y 1F Y 0F Y 07 Y 03 Y 01 Y 00
```

图 5.29 8 位双向移位寄存器仿真时序图

#### 3. 计数器

在数字系统中,计数器可以统计输入脉冲的个数,实现计数、计时、分频、定时、产生节拍脉冲和序列脉冲。常用的计数器包括 "进制计数器、十进制计数器和十进制加/减计数器等。

例 5.7.13 具有异步清零、计数使能和置数的上进制加/减计数器。

```
ENTITY counter10_updown IS

PORT( clk, clr, ena: IN BIT; -- 时钟、清零、计数使能
load, up_down: IN BIT; -- 置数控制, 加减控制
d: IN INTEGER RANGE 0 TO 9 ,
q: OUT INTEGER RANGE 0 TO 9 ,
cout: OUT BIT); -- 进位/借位输出
```





```
END counter 10 updown:
ARCHITECTURE a OF counter 10 updown 1S
BEGI N
 PROCESS (clk, clr)
     VARI ABLE cnt
                            : INTEGER RANGE O TO 9:
     VARIABLE direction: INTEGER:
                                                  -- 加减标志变量
   IF (up_down = '1') THEN direction := 1;
    ELSE
          direction := -1:
   END IF:
   IF clr = '1' THEN cnt: =0;
                                                  -- 异步清零
   ELSIF (clk'EVENT AND clk = '1') THEN
        IF ena = '1' THEN
         IF load = '1' THEN cnt := d:
           ELSIF cnt=9 AND up_down-'1' THEN cnt, -0, cout <-'1'.
             ELSIF cnt=0 AND up_down='0' THEN cnt.=0. cout <='1'.
              ELSE cnt := cnt + direction: \cout <= 0':
         END 1F:
      END IF:
   END IF:
   o<=cnt:
 END PROCESS:
END a:
```

上述的十进制加減计数器功能设施并步清零(clr)、置数控制(load)、计数使能(ena)、同步加载数据(d)、计数方向(up down)设定。"i up\_down 为一时,计数器为加法计数、当 up\_down 为 0 时,计数器为减法计数。输出信号 conch生升沿为进位或借位信号。该于进制加减计数器的优耸时引图如图 5.30 所示。




图 5.30 十进制加减计数器仿真时序图

例 5.7.14 设计一个 BCD 码输出的六十进制计数器。

LI BRARY I EEE:
USE I EEE STD\_LOGI C\_1164. ALL;
USE I EEE STD\_LOGI C\_UNSI GNED. ALL;
ENTLTY cnt 60 I S
PORT( nreset: IN STD\_LOGI C;
clk: IN STD\_LOGI C;



```
co: OUT STD LOGIC:
       gh: BUFFER STD LOGIC VECTOR(3 DOWNTO 0);
       al: BUFFER STD LOGIC VECTOR(3 DOWNTO 0)):
END_cnt 60:
ARCHITECTURE behave OF cnt 60 IS
   signal temp: STD_LOGIC;
 PROCESS(clk.nreset)
   BEGI N
     IF(nreset='0') THEN
                                                     -- 异先清零
        gh<="0000"; gl <= "0000";
     ELSIF (clk' EVENT and clk='1') THEN
      IF(ql=9)THEN ql <= "0000";
                                                       低 4 位清零
        IF(qh=5) THEN qh<="0000"; temp<='1';
                                                      - 高 4 位清零
        ELSE
                  gh<=gh+1: temp<='0':
                                                       计数功能的实现
        END IF:
      ELSE ql \leftarrow ql + 1;
                         temp<='0':
                                                        低 4 位加 1
      END IF:
     END IF:
     co<=temp:
   END PROCESS:
END behave:
```

上述 VHDL 描述的六十进制计数器 1, 50(3.0)和 q[(3.0)输出为两位 BCD 码, 为数码显示提供了方便。进位输出 co 在计数认为 0 时产生输出(高电平)。BCD 码输出的六十进制计数器仿真时序图如图 5.31 奶素



日のの「日の日本外の日本が、「大工物が「大大阪」が多く

## 本章小结

VHDL 经过多年的发展、应用和完善,拥有强大的系统描述能力,能支持硬件的设计、 验证、综合和测试,是一种多层次的硬件描述语言。其设计描述可以是描述电路具体组成 的结构描述,也可以是描述电路功能的行为描述。这些描述可以从最抽象的系统级直到最 精确的逻辑级,甚至门级。

VHDL 语言设计数字系统 般采用自项向下分层设计的方法,首先从系统级功能设计 开始,对系统高层模块进行行为描述和功能仿真。系统的功能验证完成后,将抽象的高层 设计自项向下逐级细化,直到与所用可编程逻辑器件相对应的逻辑描述。

目前流行的 EDA 工具软件全部支持 VHDL,它是现代电子设计师必须掌握的硬件设计语言之一。



## 习 题

5-1 現全趣	
1. VHDL 设计的源文件基本结构由	、、和
组成。和可以	以构成最基本的 VHDL 设计文件。VHDL 源文件名
应与相同,否则无法通过编译。	
2. VHDL 的实体声明部分指定了证	设计单元的, 它是设计实体对外的一个通
	L 的结构体用来描述实体的 和 ,
它由 VHDL 语句构成, 是外界看不到的	部分。
3. 在 VHDL 的端口声明语句中,	端口方向包括 <b>3</b> 人 、 和
p. m. 11110 H. 11111 A. 11111	1,
	开始,后跟着10种、数字或单个下画线构成,
但最后不能为 。	
5. VHDL 的数据对象包括	,它们是用来存放各种类
型数据的容器。	, Elizent Andria
	高河, 并发执行: 信号赋值语句在进程内或子
程序内做 语句,与语句所处的	Car.
7. 在 VHDL 中,为信号赋视底的	5 mg
	可可是
为信号赋值的符号是	和 中使用,不能將信息带出定义它
8. 变量是 个局部量,只能在	中使用,不能将信息带出定义它
的设计单元。	N. T. S.
* \	<b>*</b> 但进程内部语句是
	「表示 clock 的; 用 clock' EVENT AND
clock='1'表示 clock 的。	
5-2 一个模为 24 的 8421BCD 码加	法计数器 VHDL 描述如下,请补充完整。
;	
USE I EEE. STD_LOGI C_1164. ALL;	
ENTITY tb IS	
PORT ( CLK : IN STD_LOGIC ;	
	RANGE O TO 9 ) ;
END ; ARCHITECTURE bhy OF tb IS	
SI GNAL SHI 1, GE1 :	
BEGI N	•
PROCESS (CLK)	
BEGI N	
	t hen
IF GE1 = 9 THEN	

 $GE1 \leftarrow 0$ ;

ELSI F THEN SHI 1<=0;

GE1<=0;

ELSE

END IF; END PROCESS;

SHI <=SHI 1;

END bhv:

- 5-3 什么是标识符? VHDL 的基本标识符是怎样规定的?
- 5-4 VHDL语言有哪几种描述风格?
- 5-5 简述信号与变量在源程序中使用有哪些上要区别
- 5-6 什么是进程? 怎样理解进程语句的双重特别
- 5-7 简述 VHDL 语言的顺序语句和连行语句: 有哪些特点。
- 5-8 设计一个 8421BCD 码输出的/ 有 大进制计数器。
- 5-9 用 VHDL 设计一个 10 人表決器 多数同意则通过。
- 5-10 用 VHDL 设计 个汽车 对控制电路,汽车 对 左右两侧各 3 个指示灯, 其要求如下:
  - (1) 汽车正常运行时两侧指示灯全灭, 当刹车间, 尾部两侧指示灯全亮。
  - (2) 当应急开关打开时,尾部两侧指示灯都闪烁。
- - (4) 在转弯刹车时,向转弯这侧的三个尾部灯按同样循环顺序点亮,另一侧的灯全亮。
  - 5-11 用 VHDL 设计一个竞赛抢答器,要求如下:
- (1) 有若下队参加竞赛(设 10 队),每队对应一个抢答按钮,还有按钮给主持人用来 请零。
- (2) 抢答器具有数据锁行功能,对输入信号有很强的分辨能力,只显示先抢答队的号数(用 LED 数码管显示),并且发出声响,直到主持人清零为止。

# 第6章

# 硬件描述语言 Verilog HDL

# 学习目标和要求

- ◆ 熟悉 Verilog HDL 的语言特点和语言规则
- ◆ 掌握 Verilog HDL 的设计流程和语句:
- ◆ 掌握 Verilog HDL 实现各种类型数字电路的方法。

本章将介绍 Verilog HDL 设计的基础和抗。包括 Verilog HDL 语言规则、不同抽象级别的 Verilog HDL 模型、Verilog HDL 直接,以及利用实例说明 Verilog HDL 进行数字电路设计的过程。

## 6.1 Verilog KDL 概述

Verilog AD、是硬件描述语言的一种;用于数字电子系统设计。设计者可以用它来进行各种级别的逻辑设计,也可以用它来进行数字逻辑系统的仿真验证、时序分析和逻辑综合。在已出现的各种硬件描述语言中,Verilog HDL 和 VHDL 使用得最为广泛。与 VHDL 相比, Verilog HDL 拥有更广泛的设计群体,成熟的资源也远比 VHDL 丰富。Verilog HDL 是一种易学易用的硬件描述语言,由于它的语法与 C 语言类似,对于具有 C 语言编程基础的设计者来说,很容易学习和掌握。

Verilog HDL 于 1983 年源自 Gateway Design Automation(简称 GDA)公司,最初作为一种专用硬件建模语言,用于该公司模拟器产品的开发。由于 GDA 公司的模拟、仿真器产品的广泛使用, Verilog HDL 易于使用且实用性强,所以设计人员很快认可了这种硬件描述语言。而 Verilog HDL 于 1995 年实现标准化(IEEE 1364-1995),最近公布的 IEEE 1364-2005 标准是对现行标准的改造,解决了一些定义不清的问题并纠正了一些错误。

#### 6.1.1 不同抽象级别的 Verilog HDL 模型

用 Verilog HDL 描述的电路称为该设计电路的 Verilog HDL 模型。Verilog HDL 可以实现电路不同级别的抽象,包括系统级(System)、算法级(Algorithm)、寄存器传输级(Register

# EDA 技术及数字系统的应用

Transfer Level, RTL)、门级(Gate-Level)和开关级(Switch-Level)。目前版本的 Verilog HDL 和 VHDL 均能进行五个层次的电路建模,但层次建模的覆盖范围有所不同,一般认为 Verilog HDL 在系统级抽象方面比 VHDL 略差 此,而在门级开关级电路描述方面比 VHDL 强得多。

系统级:最高抽象层次模型,设计者只注重设计模块外部性能实现的算法,而不关心具体的硬件实现细节。

算法级: 用高级语言结构实现设计算法的模型。

寄存器传输级: 描述设计模块数据流程的模型,即描述数据如何在各个寄存器之间流 动及如何处理这些数据。

门级: 描述设计电路的逻辑门及其相互之间互连关系的模型。

开关级:最低抽象层次模型,描述设计电路中:极管、存储节点及其互连关系。

其中,开关级和门级是对设计电路的元件及元件之间连接 不进行描述。属于结构描述形式,本书将在 6.3 节对其相关语法和实例进行介绍; 海(塔)公输级是对线型变量进行操作。属于数据流描述形式,本书将在 6.4 节对其相关诉法和实例进行介绍,系统级和算法级是从设计电路的逻辑功能和行为的角度来描述 "对哪电路,属于行为级描述形式,本书络在 6.5 节对其相关语法和实例进行介绍。》

根据设计需要、Verilog HDL允许在同一个心路模型内混合不同抽象层次的描述。假设一个设计中包含多个模块,设计者可以分别使用不同的抽象层次对各个模块进行描述,模块对外显示的功能仅与外部端口设计分类,而与抽象层次无关。即模块内部结构对外部应用来讲是透明的,对模块内部抽象层次的更改不会影响分器应用,这种混合使用增强了设计的灵活性。

#### 6.1.2 Verilog HDL 模型的基本单元 模块

例 6.1.1 位全加器的 Verilog HDL 描述如下, 其模块图如图 6.1 所示。

module fulladd(sum, c\_out, a, b, c\_in): //定义 位全加器 // 输入/输出端口声明 output sum, c\_out; input a, b, c\_in; // 内部线网声明 wire sl, cl, c2: //调用(实例化)逻辑自线原语

xor (s1, a, b); and (c1, a, b); xor (sum, s1, c\_in);



and (c2, s1, c\_1n); xor (c\_out, c2, c1); endmodule



图 6.1 一位全加器的模块图

#### 1. 模块定义

由上例可知,模块定义由关键字 module 开始,以 endmodule 清東。Verilog HDL 结构 完全版在 module 和 endmodule 定义语句之间。每个模块必须且有一个模块名,唯一地标 识这个模块,上例中模块的名称是 fulladd。模块的端下对表则描述这个模块的输入和输出 端口,上例中模块有 5 个端口;三个输入端口。 一种e\_in,两个输出端口 sum 和 e\_out。 模块宜义的结构。

module 模块名称(端口列表)
//声明变量和信号:
 reg. wire, parameter,
 input, output. Jobut.
 function task,
//语句:
 initial 海句:
 al ways 海句:
 module 支例化:
 //文列化:
 //文列化:
 //文列化:
 //文列化:
 //文列化:
 continuous assignment)
endmodule

声明部分用于定义在 module 内部的参数和信号,如模块中使用的端口的方向(input output 和 inout)和位宽、模块内部使用的 reg(寄存器类型中的一种)、wire(线网类型中的一种)、参数、函数及任务等。语句用于定义设计中的功能和结构。

需要注意的是,声明部分可以分散于模块的任何地方,但是变量、寄存器、线网和参数等声明必须在使用前出现,通常集中在模块前端 起声明。这样可增强程序的可读性。以上语句中如果多种语句出现在同一个 module 中,其相互之间没有任何顺序关系,则它们在 module 中出现顺序的改变不会改变 module 的功能,这正是硬件的一大特点。可以想象 下绘制原理图的过程,先画哪个器件。后画哪个器件根本没有任何关系。

#### 2. 模块调用(实例化)

模块定义类似于 个模板,使用这个模板就可以创建实际的对象。从模板创建对象的



过程称为实例化, 创建的对象称为实例。

例 6.1.2 4 位全加器的 Verilog HDL 描述如下, 其模块图如图 6.2 所示。

```
module fulladd4 (sum. c out. a. b. c in): //定义4位全加器
   //输入/输出端口声明
   output [3:0] sum;
   output c out:
   input [3:0] a, b;
   input cin:
   //内部线网声明
   wire c1, c2, c3;
   //调用(实例化)四个一位全加器
   fulladd fa0(sum[0], c1, a[0], b[0], cin);
   fulladd fal(sum[1], c2, a[1], b[1], c1);
   fulladd fa2(sum[2], c3, a[2], b[2], c2);
   fulladd fa3(sum[3], c_out, a[3], b[3], c3)4
endmodul e
                      fulladd4
                         a[3..0]
```

例 6.1.2 中的模奏调用是通过例 6.1.1 中的 talladd 模块来定义 4 位全加器的。在这个例子中, fa0、fa1, fa2, fif fa3 是四个一位个洲港的实例名。Verilog 中, 对门级原语(由 Verilog 语言预定义提供的实例化时, 可以不指定具体实例的名称(见例 6.1), 而对用户自定义的模块实例化时, 必须指定具体实例的名称, 并且每个实例的名称必须是唯一的。

6.2 4位全加器的模块图

需要注意的是,在 Verilog 中,不允许在模块定义中嵌套模块定义。不要将模块定义 和模块实例化相混淆。模块定义只说明了模块如何工作、其内部结构和外部接口,对模块 的调用必须通过对其实例化来完成。

#### 6.1.3 逻辑仿真

在设计完成之后,还必须对设计的正确性进行测试,即对设计模块施加激励,通过检查其输出来检验功能的正确性。描述测试过程的模块称为测试平台(Testbench),测试平台的设计有两种不同的模式。一种模式是在激励块中调用(实例化)并直接驱动设计块。如图 6.3 所示,图中激励块为项层块,由它控制输入激励信号,检查并显示输出信号。

另一种模式是在一个项层模块中调用(实例化)激励块和设计块。如图 6.4 所示, 项层模块的作用是调用(实例化)激励块和设计块。激励块驱动激励信号连接到设计块的输入端口,同时设计块的输出端口连接到激励块的显示信号。






图 6.3 激励块调用设计块



图 6.4 在顶层模块中调用激励块和设计块

下面以 4 位全加器为例, 以次 种模式进行完整的被真。4 位全加器的设计块见例 6.1.1 和例 6.1.2, 在例 6.1.3 小 名为 stimulus 的激励模块使用输入信号对 4 位全加器进行仿真,并且对其输出进行微视。

例 6.1.3 4 位金加器的激励模块。

```
module stimulus: //定义激励(顶层模
   //设置变量
   reg [8:0] A, B;
   reg C_IN;
   wire [3:0] SUM;
   wire C_OUT;
   //调用(实例化)4位全加器,把它命名为FA_4
   fulladd4 FA_4(SUM, C_OUT, A, B, C_IN);
   //设置信号值的监视
   initial
    begi n
      Smonitor(Stime, " A=%b, B=%b, C_1N= %b, --- C_OUT= %b, SUM= %b\n",
      A, B, C_IN, C_OUT, SUM);
    end
   //激励信号的输入
   initial
    begi n
        A=4' d0; B=4' d0; C_I N=1' b0;
        #5 A=4' d3; B=4' d4;
        #5 A=4' d2; B=4' d5;
```

## EDA 技术及数字系统的应用

#5 A=4' d9; B=4' d9; #5 A=4' d10; B=4' d15; #5 A=4' d10; B=4' d5; C I N=1' b1;

end endmodul e

仿直结果如下:

0 A-0000, B-0000, C\_1N= 0, --- C\_0UT= 0, SUM- 0000 5 A-0011, B=0100, C\_1N= 0, --- C\_0UT= 0, SUM- 0111 0 A=0010, B=0101, C\_1N= 0, --- C\_0UT= 0, SUM= 0111 15 A=1001, B=1001, C\_1N= 0, --- C\_0UT= 1, SUM= 0010 20 A=1010, B=1111, C\_1N= 0, --- C\_0UT= 1, SUM= 1001, C\_1 A=0, --- C\_0UT= 1, SUM= 1001 0 C\_0

## 6.2 Verilog HDL 的语法

本节介绍 Verilog 中的基本语法结构和约定,包括语法约定、数据类型和模块端口等。

#### 6.2.1 语法约定

Verilog 中的基本语法约定与 C 语言类

#### 1. 注释

## 2. 标志符和关键

Verilog 中的标志符由字母、数字、下画载(\_)和美元符(\$)组成。Verilog 是区分大小写的。标志符的第一个字符必须是字母或下画线。

Verilog 定义了一系列用于语言结构的保留标志符,称为关键字,具体资料可查阅 Verilog HDL 标准。其关键字全部为小写。所以在实际开发中,建议将不确定是否是关键 字的标志符首字母太写,避免混淆。例如, reg value 1 // reg 是关键字, value 1 是标志符。

#### 3. 字符串

字符串是由双引号括起来的 · 个字符队列。 · 个字符串必须在 · 行中书写完,即不能 包含回车符。例如,"Hello Verilog" // 是 · 个字符串,字符串保存在 reg 型(见 6.2.2 节) 的变量中,每个字符占用 8 位(一个字节)。

#### 4. 数字

(1) Verilog 中数字的表示形式为: <长度>'<基数><数值>。

#### 第6章 硬件描述语言 Verilog HDL



4'b1111 //是一个4位的:进制数 12'habc //是一个12位的十进制数 -16'd232 //是一个16位的十进制负数

(2) 如果在数字声明中没有指明基数,则默认为十进制数。如果没有指明长度,则默认的位长与仿真器和使用的计算机有关(最小为32位)。

#### (3) x和z

Verilog 使用 x 表示不确定值, 使用 z 表示高阻值。例如:

12' h15x // 是一个12 位的十六进制数,四个最低位不确定 8 bx // 是一个6 位的二进制数,所有位都不确定

16' bz // 是一个 16 位高阻值

如果某数字的最高位为 0、x 或 z, Verilog 语言将分别使用 0、x 或 z 自动对这个数进行扩展,以填满余下的更高位,如果某数字的最高位为 1, 财使 00 来扩展余下的更高位。

#### 5. 语言专用标记

(1) 系统任务及函数: \$<identifier>。

"\$"符号表示这是系统任务和函数。系统函数(很多,如:

返回当前仿真时间: \$time。

显示/监视信号值: Sdisplay, Smorton

停止仿真: \$stop。

结束仿真: Sfinish。

例如, Smonitor(Stime, 'a = %b, b = %b", a, b)、 地震 a 或 b 值发生变化时,系统任务Smonitor 显示当前提良时间、信号 a 值(三进制格式)和信号 b 值(十六进制格式)。

(2) 延时说明: 無延迟值)。

"#"用八葉侧过程许句和门的实例的運矿,但不能用于模块的实例化。例如, and #(5) al(out, il, i2): 为门的实例 al 延迟值为 5。

#### 6.2.2 数据类型

Verilog 语言提供了多种数据类型来对实际的硬件电路建模。

- 1. 电平值的种类
- (1) 四种电平逻辑: 0、1、x和z, 见表 6-1。

表 6-1 四种电平逻辑

电平逻辑值	硬件电路中的情况
0	逻辑 0, 条件为假
1	逻辑 1,条件为真
х	逻辑位不确定
z	高阻值, 浮动状态



(2) 逻辑值 0 和 1 可以拥有的 8 种电平强度值, Verilog 语言用其来解决数字电路中不 同强度的驱动源之间的赋值冲突。表 6-2 中强度由上至下逐渐减弱, supply 为最强, highz 为最弱。如果两个具有不同强度的信号驱动同一个线网,则竞争结果值为高强度的信号的 值:如果两个强度相同的信号之间发生竞争,则结果为不确定值x。

表 6-2 强度等级

强度等级	类 型
supply	3/8 4/1
strong	驱动
pull	驱动
large	存储
weak	吸动
medium	/ NE this
small	存储
highz	高阻

#### 2. 线网 wire 型

线网表示硬件单元之间的连接。Veriloga 概定 线网一般用关键字 wire 进行声明(其余 不常用的还有 wand、wor、tri、triand、trior & trireg 等,可查阅 Verilog HDL 标准),模块 中输入、输出信号类型无声明时,默认为wire型。线网的值由其驱动源确定,如果没有驱 动源,则线网的值为 z。例如:

wire [7:0] a. b: wire d = 1'b0;

7/ a和b都是位宽为8 的建筑 // 连线 d 在声明时被赋价为逻辑值 0

#### 3. 寄存器

1) reg 型

寄存器是外数据存储单元的抽象, 与线网不同, 寄存器不需要驱动源。寄存器数据类 型一般通过使用关键字 reg 来声明, 默认值为 x, 通过赋值语句可以改变寄存器的值。例如:

//声明能存储数值的变量 reset, 默认为 1 位标量 reg reset: reg [255:0] data1; //声明 256 位的寄存器 data1

#### 2) integer 型

整数是一种用于对数量进行操作的寄存器数据类型,使用关键字 integer 进行声明。整 数的默认宽度为宿主机的字的位数,但最小应为32位,整数类型的变量为有符号数。例如:

//一般用途的变量,作为计数器 integer counter; initial counter = -1; //把-1存储到计数器中

#### 3) 实数

室常数和室数寄存器数据类型使用关键字 real 来声明,可以用上讲制或科学记数法来 表示。实数声明不能带有范围,实数默认值为 0。如果将一个实数赋给一个整数,则实数 会被取整为最接近的整数。例如:

#### 第6章 硬件描述语言 Verilog HDL



real delta:

//定义·个名为 del ta 的实型变量

#### 4) 时间寄存器

时间寄存器用关键字 time 来声明,通常用于保存仿真时间。通过调用系统函数\$time 可以得到当前的仿真时间。例如;

time sim\_time; //定义时间变量

initial

sim\_time = Stime; //记录当前的仿真时间

#### 4. 向量和数组

#### 1) 向量

如前所述,线网和寄存器类型的数据均可以声明为向量,如果声明时没有显式地说明向量宽度,则默认为标量(位宽为1)。Verilog 中的向量通过[flight、low#]或[low#: high#]进行说明,方括号中左边的数代表向量的最高位有效位。例如:

reg [255:0] data1; // 声明 256 位的寄存器 datat, data1 [255] 是最高有效位 data1 [2:0] // 指定向量 data1 的数据3 位

#### 2) 数组

Verilog 语言允许声明线网和寄存器类型的数组。数组维数没有限制,数组中的每个元素都可以作为一个标量或向量,以一数1至/<下标>]的方式来使用。注意,不要将数组和向量混淆,向量是一个单独的应信、而数组由多个元件推放一例如:

#### 5. 存储器

在数字电路仿真中,人们常常需要对有储器元件 RAM 和 ROM 建模。在 Verilog 中,用寄存器的一维数组来表示存储器。如上例所示,数组中的每一个单元通过一个整数索引进行寻址。其定义的格式如下,

reg [<n-1:0>] 存储器名 [m-1:0];

其中,[<n-1:0>]定义了存储器中每一个存储单元的大小,即该存储单元是一个n位位宽的 寄存器:存储器名后面的[m-1:0]则定义了存储器的大小。例如:

reg [7:0] membyte [0:1023]; //1K的字节(8位) 存储器 membyte reg membit[0:1023]; //1K的1位存储器 membit

membyte [233] //指定存储器 membyte 中地址为 233 处的字节

#### 6. 常量参数

关键字 parameter 在模块内用来定义常数,参数代表常量,不能像变量那样通过赋值 修改,但是每个模块实例的参数值可以在编译阶段被重载(通过关键字 defparam 来修改)。

# EDA 技术及数字系统的应用

Verilog 中的局部参数使用关键字 localparam 来定义,其作用等同于参数定义,区别在于它的值不能改变。例如:

parameter signed [15:0] WIDTH; //定义参数WIDTH, 该参数为有符号数, 宽度为 16 位 local param statel = 4'b0001; //定义局部参数 statel, 它的值为 0001

#### 6.2.3 模块端口

在 6.1.2 节中介绍了模块是 Verilog 程序的基本单位,在模块定义中包括一个可选的端口列表(如例 6.1.2 中的模块 fulladd4)。如果模块和外部环境没有交换任何信号,则可以没有端口列表(如例 6.1.3 中的模块 stimulus)。

端口列表中的所有端口必须在模块中进行声明,端口具有以下三种类型;

Input (输入端口); 模块从外界读取数据的接口, 在模块内部不可写;

Ouput (输出端口): 模块往外界送出数据的接口, 在模块内部不可读:

Inout (输入/输出双向端口): 可读取数据也可以送出数据、数据可双向流动。

## 6.3 结构描述形式

当前的数字电路设计,绝大多数都建立程、线或更高的抽象层次上。在本节中,将讨论如何在低级抽象层次(即门级)上进行设计。这种设计方法对于具有数字逻辑设计基础知识的设计者来说是很直观的,即作 Ventog 结构描述和电路的逻辑图之间存在着一对应的关系。

Verilog 语言通过提供预定单的逻辑门原语来文块加,进行结构化描述。Verilog HDL 中定义了 26 个有关门级的关键字,常用的有 8 个; and(与行)、nand(与作门)、or(或行)、nor(或非门)、xor(经或门)、xor(可或门)、xor(表类)和 not(非门)。

门级原演 以直接使用而无需声明。同角(实例化)这些门级原语与调用(实例化)用户自定义的模块相似。在门级原语实例化的时候。可以不指定具体实例的名称。这一点为设计者编写需要几百个门的模块提供了方便。前面例 6.1.1 中一位全加器的设计采用的就是结构描述形式中的门级描述,下面再举一个例子来说明结构描述设计方法。

例 6.3.1 四选 · 多路选择器设计,设计 · 个四选 · 多路选择器, 其输入/输出图和真值 表如图 6.5 所示。可以用基本的逻辑门来实现多路选择器, 其逻辑图如图 6.6 所示。




图 6.5 四洗一名路洗择器

#### 第6章 硬件描述语言 Verilog HDL






图 6.6 四选一选择器电路

上述多路选择器的 Verilog HDL 门级描述程序如下:

```
// 阿选 多路选择器模块与其逻辑图对应,如图 6 页。
module mux4_to_1 (out. in0. in1. in2. in3. input in0. in1. in2. in3. input in0. in1. in2. in3. input sl. so.
// 内部线阿市明 wire sln. son,
wire y0. y1. y2. y3.
// 门级词形(变例位)
not (sln. si2.
not (son. sQ)
and (y0. in0. sln. son):
and (y1. in2. sl. son):
and (y2. in2. sl. son):
and (y3. in3. sl. so):
or (out. y0. y1. y2. y3):
endmodule
```



图 6.7 四选一选择器模块



#### 6.4 数据流描述形式

在 6.3 节所述的结构描述形式的建模方法非常直观,但设计效率低,目前设计者普遍 采用的设计方法是数据流描述形式的建模方法。数据流描述形式是指设计者根据数据在寄 存器之间的流动和处理过程对电路进行描述,而不是直接对电路的逻辑门进行实例化设 计。本节将介绍 Verilog 语言中数据流描述形式的相关语法,并举例说明。

#### 6.4.1 连续赋值语句 assign

连续赋值语句是 Verilog 数据流描述的基本语句,用于对线网进行赋值。其基本的语 法格式如下:

线网型变量 [<线网型变量位宽>] 线网型变量名; assign <# 延时量> 线网型变量名 = 赋值表达式

例如:

wire out; assign out = in1 & in2;

· 个线网型变量 · 旦被连续赋值语句赋忧之后,赋值语句右端表达式的任 操作数的 值发生变化,都会立即触发对被赋值变为中更新操作。在实际的设计中,连续赋值语句有 以下几种使用方法:

(1) 对标量线网型变量赋值:

wire a, b; assign a = b.

(2) 对矢量线网象变量赋值:

wire [7: 0. A. B; assign A = B;

(3) 对矢量线网型变量中的某一位赋值:

wire [7:0] A, B; assign A[3] = B[0];

(4) 对矢量线网型变量中的某几位赋值:

wire [7:0] A, B; assign A[3:0] = B[3:0];

(5) 对任意拼接的线网型变量赋值:

wire a, b; wire [1:0] c; assign c = {a, b};

#### 6.4.2 表达式和运算符

Verilog 表达式由运算符和操作数构成,目的是根据运算符的意义计算出一个结果值,



从而可以进行赋值操作。操作数可以是 6.2.2 节中定义的任何数据类型, 但是某些运算符要求使用特定类型的操作数。Verilog 提供了多种类型的运算符, 包括算术、逻辑、关系、按位、缩减、移位、拼接和条件运算符。这些运算符中的一部分与 C 语言中的运算符类似。

(1) 算术运算符: 算术运算符见表 6-3。需要注意的是,如果操作数的任意一位为 x,则运算结果的全部位为 x。其中"+"和"-"运算符也可以作为单目运算符来使用,这时它们表示操作数的正负。

表 6-3 算术运算符

操作符	执行的操作	操作数的个数
*	乘	2
/	除	2
+	fm	2
	减	2
%	取模	2
**	水解 人	2

(2) 逻辑运算符:逻辑运算符见表 6-4。逻辑或计符执行逻辑运算,运算的结果是一个逻辑值 0(表示假), 1(表示真)或 x(表示不确定)。次&。"和"川"的优先级高于算术运算符。

表 6.4 逻辑运算符

操作符	执行的操作	操作数的个数
! ?	逻辑求反	1
&&	逻辑と、プー	2
11 %	逻辑或	2

(3) 关系运算符上关系运算符见表 6-5、如果将关系运算符用于一个表达式,则如果表达式为真,结果为 1; 如果表达式为假,则结果为 0; 如果操作数中某一位为未知或高阻抗 z,则结果为 x。但是其中"==="和"!=="运算符必须包括 x 和 z 进行逐位的精确比较,只有两个操作数完全相等的情况下结果才会为 1, 否则为 0。

表 6-5 关系运算符

操作符	执行的操作	操作数的个数
>	大于	2
<	小于	2
>=	大于等于	2
<=	小于等于	2
_	相等	2
<u>!</u> =	不等	2
	实例相等	2
<u>!</u>	实例不等	2

(4) 按位运算符: 见表 6-6。按位运算符对两个操作数中的每一位进行按位操作。如果两个操作数的位宽不相等,则使用 0 来向左扩展较短的操作数。

表 6-6 按付运算符

操作符	执行的操作	操作数的个数
~	按位求反	1
&	按位与	2
1	按位或	2
٨	按位异或	2
^~ 或 ~^	按位同或	2

(5) 一元约简运算符: 见表 6-7。一元约简运算符是单目运输分, 其运算规则类似位运算符, 但运算过程不同。约简运算符只有一个操作数, 它对被计数逐位地从左至右进行运算, 最后产生一个一位的结果。

表 6-7 一元约简运算符

操作符	执行的操作	操作数的个数
&	W. May	1
~&	U. Mail	1
1 5	约简或	1
~ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	约简或非太大工	1
^ =/	约简异政	1
<b>^~</b> 班~~	<b>发展问</b> 或	1

(6) 移位之(特; 见表 6-8。移位运算符使用格式; x>>N, 即它的两个操作数分别是要进行移位的向量(操作符左侧)和移位的位数(操作符右侧)。当向量被移位之后, 所产生的空余位使用 0 来填充。算术操作符用于负整数右移时, 产生空位用 1 填充。

表 6-8 移位运算符

操作符	执行的操作	操作数的个数
>>	右移	2
<<	左移	2
>>>	算术右移	2
<<<	算术左移	2

(7) 拼接运算符: 见表 6-9。拼接运算符可以将两个或多个信号的某些位拼接起来, 其使用格式: {sl.s2.....sn}。



#### 表 6-9 拼接运算符

操作符	执行的操作	操作数的个数
{ }	拼接	任意个数

#### (8) 条件运算符: 见表 6-10。

#### 表 6-10 条件运算符

操作符	执行的操作	操作数的个数
?:	条件	3

条件运算符的格式如下:

v = x ? a : b:

条件运算符有:个操作数, 若第一个操作数 y=x 为此、则算式返回第:个操作数 a, 否则返回第:个操作数 b。

数据流描述形式上要用于实现组合逻辑电路、下前将从数据流的角度来重新设计 6.3 节中给出的四选 多路选择器。

例 6.4.1 用逻辑方程描述四选一多路选择器。其代码如下:

module mux4\_to\_1 (out, in0, in2, in3, s1, s0); //輸入/輸出獨口声明

output out;

input inO, in1, ine, yn3, input s1, s0:

//产生输出 out 的逻辑方程

assign out \$ (-51 & -50 & 10) | (-51 & -50 & 11) | (51 & -50 & 12) (51 & 50 & 13);

#### 例 6.4.2 用条件运算符描述四选一多路选择器。其代码如下:

module mux4\_to\_1 (out, in0, in1, in2, in3, s1, s0);

//输入/输出端口声明

output out; input in0, in1, in2, in3;

input s1, s0;

//采用嵌套的条件运算符

assign out = s1 ? (s0 ? i3 : i2) : (s0 ? i1 : i0);

endmodul e

### 6.5 行为描述形式

如前所述,行为描述形式包括系统级和算法级建模,即从电路外部行为的角度对其进行描述,在这个层次上设计数字电路类似于用 C 语言编程。但与 C 语言编程不同的是; Verilog 本质上是并发而不是顺序执行的。Verilog 的行为描述提供了多种语法结构,包括



过程结构、时序控制、流控制三个方面,为设计者提供了很大的灵活性。

#### 6.5.1 过程结构

过程结构是行为描述模型的基础,其他所有的行为语句只能出现在这两种结构化过程 语句中。过程结构有四种:

initial 语句: // 只能执行·次 al ways 语句: // 循环执行 任务(task) 函数(function)

· 个 Verilog 程序可以有多个上述语句。其中 initial 语句和 always 语句都是同时并行 执行的,initial 语句只执行· 次,而 always 语句则是不断重复运行,这两种语句不能嵌套 使用。任务和函数能被多次调用,其详细介绍见 6.5.5 节。

过程结构中主要包括下列部件:

- 过程赋值语句:描述过程结构中的数据流。
- 时序控制,控制过程结构的执行及结构中的基础
- 流控制(循环,条件语句): 描述过程结构的功能。

#### 1. initial 语句

其中,begin ··· end 块定义语句中的语句是串行执行的,称为串行块;而 fork ··· join 块语句中的语句是并行执行的,称为并行块。#<delay>表示指定的延迟时间。如果在语句前面存在#<delay>,那么对这条语句的仿真会停顿,经过指定的延迟时间之后再继续执行。

#### 2. always 语句

所有在 always 语句内的语句构成了一个 always 块。always 语句通常用于对数字电路中一组反复执行的活动进行仿真。always 块从仿真 0 时刻开始顺序执行其中的行为语句; 在最后 条执行完后,再次开始执行其中的第一条语句,循环往复,直至整个仿真结束。 其格式与 initial 块类似;

always ♥ (敏感事件列表) begin / fork //如果只有一条语句,可省略 begin ··· end/ fork ··· join 核疗金量证明



#<del ay> 行为语名1;

#<del ay> 行为语名n; end/i oi n

其中敏感事件列表是可选项,由一个或多个事件表达式构成,该事件表达式就是 always 块启动的条件。Verilog 提供了3 种类型的事件控制:基于延迟的时序控制、基于事件的时序控制和电平键感的时序控制(见 6.5.3 节)。

always 语句主要是对硬件功能的行为进行描述,可以实现锁存器和触发器等。例如,例 6.5.1 使用 always 语句来实现一个时钟信号发生器。

例 6.5.1 时钟信号发生器。

module clock\_gen (output reg clock); //类似 C语言风格的变量声明 //在 O 时刻把 clock 变量初始化 initial clock = 1 b0, //每半个周期把 clock 信号的值翻转 -次(假设周期为 10) al ways #5 clock = ~clock; initial #1000 \$finish; endmodule

在上例中,使用 always 语句从防真的时刻起,每隔 5 个时间单位执行一次对 clock 信号的取反操作。使用 initial 语句述的初始化和停止伤真。

#### 3. 语句块

对 initial 或 always 语列中位于 begin … end fork … join 之间的语句块可以进行命名,写在 begin/ fork 之际。可以唯一地标识该常知块。如果有了块名称,则该语句块称为一个有名块。例如

```
al ways e (a or b)
begin: adder
c = a + b;
end
```

该例中定义了一个名为 adder 的语句块,实现输入数据的相加。

命名块定义了一个新的范围,在命名块中可以声明局部变量,可以使用关键词 disable 禁止一个命名块。disable 不可综合,只用于仿真文件。

#### 6.5.2 讨程赋值语句

在过程结构中的赋值称为过程赋值。过程赋值语句中表达式左边的信号必须是寄存器 类型(如 reg 类型),这些类型的变量在赋值后,其值将保持不变,直到被其他过程赋值语句赋予新值。如果 个信号没有声明则默认为 wire 类型,使用过程赋值语句给 wire 赋值会产生错误。过程赋值语句等式右边可以是任何有效的表达式,数据类型也没有限制。

Verilog 包括两种类型的过程赋值语句: 阻塞赋值和非阻塞赋值语句。



阻塞赋值语句执行完成后再执行串行块内下 条语句,但它不会阻塞其后并行块中语句的执行。阳寒赋值语句使用"="作为赋值符。

非阻塞赋值语句不阻塞过程流,即它不会阻塞位于同一串行块中其后语句的执行。非阻塞赋值语句使用 "<="作为赋值符。非阻塞赋值可以被用来为常见的硬件电路行为建立模型,如当某一事件发生后,多个数据并发传输的行为。

例 6.5.2 阻塞赋值与非阻塞赋值语句行为差别举例。

```
module non block:
 reg a. b. c. d. e. f:
 initial begin //阻塞赋值
  a = #10 1:
                //在仿真时刻 10 执行标量赋值
  b = #2 0:
                //在仿真时刻 12 执行标量赋值
  c = #4 1:
                //在仿真时刻 16 执行标量赋值
 end
initial begin
                //非阳焦赋值
  d <= #10 1:
                //在仿真时刻 10 执行标量赋值
  e <= #2 0:
                //在仿真时刻2执行标量赋值
  f <= #4 1:
                //在仿恵时刻 4 执行标量赋价
 end
 initial begin
  Smonitor(Stime, "a= %b b= %b c= %b c= %b f= %b", a, b, c, d, e, f);
  #100 Sfinish:
 end
endmodul e
```

在这个例子中,从 $a=\pm 0$ 1  $\pm 0$ 0 一种 1 之间的语句是专简真 0 时刻顺序执行的,而从 d <= 4101 到 f <= 441 语句是否仿真 0 时刻并行执行的。 集输出结果如下:

#### 6.5.3 时序控制

Verilog 提供了多种类型的时序控制方法:基于延迟的时序控制、基于事件的时序控制 和电平敏感的时序控制。

#### 1. 基干延迟的时序控制

基于延迟的时序控制出现在表达式中,在前面章节里我们已经介绍过(见 6.2.1 节)。在 延迟赋值语句中,时序控制延迟的是赋值而不是右边表达式的计算,该语句中右边表达式 的值有一个隐含的临时存储。

#### 2. 基于事件的时序控制

#### 1) 常规事件控制

常规事件控制语句继续执行的条件是信号的值发生变化(正向跳变或负向跳变),关键

#### 第6章 硬件描述语言 Verilog HDL



字 posedge 表示正向跳变, negedge 表示负向跳变。例如:

 @(clock) a = b;
 //当信号 clock 的值发生改变。就執行a = b语句

 @(posedge clock) a = b;
 //当信号 clock 的值发生压向跳变。就执行a = b语句

 @(negedge clock) a = b;
 //当信号 clock 的值发生负向跳变。就执行a = b语句

#### 2) 命名事件控制

在命名事件控制机制中,用户可以首先在程序中声明 event(事件)类型的变量,然后触发该变量,通过识别该事件是否已经发生来控制语句的执行。

#### 3) or 事件控制(敏感列表)

可以使用 or 表达式来表示多个信号或事件中发生任意一个变化都能够触发语句或语句块的执行。关键字 or 也可以使用","来代替,如:

al ways @( reset or clock or a) //等待复位信号 reset、时钟信号 clock 或输入信号 a 的改变

#### 3. 电平敏感的时序控制

电平敏感的时序控制用关键字wait 来表示等待电来被感的条件为真,即后面的语句和语句块需要等待某个条件为真才能执行。如

al ways wait (count\_enable) #20 count + 1

在上例中, 仿真器连续监视 count chable 的值, 如果其值为 0, 则不执行后面的语句; 如果其值为 1, 则在 20 个单位之后格 count 加 1。

#### 6.5.4 流控制

流控制语句包括三类。即条件、多路分支和循环语句。

#### 1. 条件语句 -

条件语句包括 if 和 if-else 语句,描述分式如下:

if (表达点)

begi n end

el se

begi n
...
end

条件语句的执行过程为: 计算条件表达式,如果结果为真,则执行 if 后的语句块;如果条件为假,则执行 else 后的语句块。条件语句可以多层嵌套。在嵌套 if 序列中, else 和前面最近的 if 相关。为提高可读性及确保正确关联,使用 begin ··· end 语句块指定其作用域。

#### 例 6.5.3 条件语句举例。

always #20 if (enable)

```
out <= in;
else
   $display ("Invalid control signal");
```

#### 2. 多路分支语句

可以使用嵌套if序列从多个选项中确定一个结果,如果选项的数目很多,使用起来会很不为便,可读性也不强,而使用 case 语句来进行多路分支选择则非常简便。

case 语句的描述方式如下:

case 语句的行为类似于多路选择器。在执行时,首先计算条件表达式的值,然后按顺序将它和各个候选项进行比较,如果等于其中一个恢复项,则执行对应的语句。case 语句可以嵌套使用。

例 6.5.4 case 语句实现四选一多路选择器(1,6.3 节和 6.4 节中设计方法比较)。

```
module mux4_to_1 (out, 10, 14, 12, 13, s1, s0), output out; input 10, i1, i2, i3; input s1, s0; reg out; always ●(s1 or of of 10 or i1 or 12 or i3; case ({s1, s0})) //序域信息由外子类量排放而成 2 d1 vout i1; 2 d2 out = i3; Default: Sdisplay("Invalid control signals"); Endcase endmodule
```

#### 3. 循环语句

Verilog 中有四种类型的循环语句: repeat、while、forever 和 for。这些循环语句的语 法与 C 语言中的循环相类似。

repeat: 将块语句循环执行确定的次数。

repeat (次数表达式) <语句>

while: 在条件表达式为真时一直循环执行。

while (条件表达式) <语句>

forever: 重复执行直到仿真结束。

forever < 语句 >



for: 在执行过程中对变量进行计算和判断,在条件满足时执行。

for(赋初值: 条件表达式: 计算)<语句>

上述四类循环语句, 前:类综合 [ 具还不支持, 只用于测试平台。例 6.5.5 用 forever 循环实现时钟发生器。

```
module clock_gen (output reg clock);
initial
begin
clock = 1'b0;
forever #5 clock = ~clock; //時钟周期为10
end
initial
#1000 Sfinish:
Endmodule
```

#### 6.5.5 任务与函数

在行为描述形式中,设计者经常需要在程序的多个时间地方实现同样的功能。任务和 函数可以将较大的行为级设计划分为较小的代码。 使多次使用的语句使于理解和调试, 使程序代码简洁和易懂。对于熟悉 C 语言的设计者,可以简单地把任务理解成返回类型为 void 的 子程序,把函数理解为带有返时间的 大程序来帮助理解。

#### 1. 任务

任务(task)使用关键字 task 和 endtask 进行声明。任务通常用于调试,"当然也可以对硬件进行行为描述。任务可以包含时序控制(#延迟、如、Wait),可以有输入参数(Input)、输出参数(Output)和输入输出参数(Inout)。任务可以调用其他任务或函数。要禁止任务,可使用关键字 disable

任务的请太格式如下:

```
task <任务名>;

<端口与类型说明>

<局部变量说明>

begin

<诗句>

end

endtask
```

如果想使任务或函数能从另一个模块调用,则所有在任务或函数内部用到的变量都必须列在端口列表中。

任务的调用格式为:

```
<任务名> (端口1, 端口2, ··· 端口n);
```

任务调用只能在过程块中进行,当被调用的任务具有输入或输出端口时,任务调用语句的端口列表顺序应该和任务定义时的顺序 致。在程序代码中多处调用任务时要小心,因为任务的局部变量只有一个拷贝,并行调用任务可能导致错误的结果,在任务中使用时序控制时这种情况时常会发生。



#### 例 6.5.6 任务的定义和调用。

```
module mult (clk, a, b, out, en_mult);
 input clk, en mult:
 input [3:0] a. b:
 output [7:0] out:
 reg [7:0] out;
 al ways @(posedge clk)
   multitask (a. b. out):
                               //任条调用
 task multitask:
                               //任务定义
  input [3:0] x, y;
   output [7:0] result;
   wait (en mult)
                               //引用了一个 modul e 的变量
    result = x*v:
 endt ask
endmodul e
```

#### 2. 函数

函数(function)使用关键字 function 和 endfunction 进行声明。函数通常用于计算,或用于描述组合逻辑。函数不能包含任何延迟,代调制它的过程可以有时序控制。函数的仿真时间为 0。函数只含有输入参数(Input) 形址函数名返回一个结果。函数可以调用其他函数,但不能调用任务。

函数定义的语法格式如下:

```
function《遊別館的类質和心學》
《織口与类型说明》
begin
《语句
endfunction
```

其中<返回值的类型和位宽>是可选项,如果省略将返回。位寄存器类型数据,也可以 只写位宽。函数定义中隐式地声明了与函数同名的寄存器,函数的返回值将通过这个寄存 器类型变量传递问来。

函数的调用格式如下:

< 函数名> (< 输入表达式 1>, < 输入表达式 2>, ···, < 输入表达式 n>);

其中n个表达式要与函数定义结构中说明的各个端口 · · 对应,表达式结果为各个输入端口的输入数据。需要注意的是,函数的调用不能单独作为 条语句出现,它只能作为 · 个操作出现在赋值语句内。

例 6.5.7 函数的定义和调用。

```
module checksub(neg. a, b);
output neg;
reg neg;
```





```
input a, b;
function integer subtr;
input[7:0] in_a, in_b;
subtr = in_a - in_b; //结果可能为负
endfunction
always ⊕(a or b)
if (subtr(a, b) < 0)
neg=1;
else
neg=0;
endmodule
```

### 6.6 数字电路设计实例

上述各节主要介绍了 Verilog 的基本结构、基本语法和 种不同的设计形式,在介绍 过程中列举了全加器、多路选择器和时钟发生器的设计 內圍 本节将补充一些常见的组合 逻辑数字电路设计实例和时序逻辑电路设计实例。并可点介绍有限状态机的 Verilog 设计要点。

#### 6.6.1 组合逻辑电路设计

例 6.6.1 3线 8线译码器设计的源代码如下:

```
modul e decoder (Data Code)
 output [7:0] Data:
 input [2:0] Code:
 reg [7.0] Data:
 al ways @(Code)
   begi'o
     if (Code -- 0) Data=8' b00000001: else
     if (Code == 1) Data=8' b00000010: else
     if (Code == 2) Data=8'b00000100; else
     if (Code == 3) Data=8'b00001000; else
     if (Code == 4) Data=8'b00010000: else
     if (Code == 5) Data=8'b00100000: else
     if (Code == 6) Data=8' b01000000: else
     if (Code == 7) Data=8'b10000000: else
                    Dat a=8' bx:
   end
endmodul e
```

#### 例 6.6.2 8线-3线优先编码器的源代码如下:

```
module priority(Code, valid_data, Data);
output [2:0] Code;
input [7:0] Data;
reg [2:0] Code;
always @(Data)
```

```
EDA 技术及数字系统的应用
   begi n
    if (Data[7]) Code - 7; else
     if (Data[6]) Code - 6, else
     if (Data[5]) Code - 5, else
     1f (Data[4]) Code - 4, else
     if (Data[3]) Code - 3, else
     1f (Data[2]) Code - 2: else
     if (Data[1]) Code - 1; else
     if (Data[0]) Code - 0; else
                  Code - 3' bx.
end
endmodul e
例 6.6.3 8 位二进制数据比较器的设计, 其源代码如下:
module comp8(a, b, fa, fb, fe),
 input [7:0] a, b.
 output fa, fb, fe,
 reg[7:0] fa, fb, fe,
 al ways
   begi n
     if (a>b) begin fa=1; fb=0, fe=0, end
     else if (a<b) begin fa=0, fb=1, fe=0, end
     else if (a==b) begin fa=0. fb=0. fe=1. end
   end
 endmodul e
例 6.6.4 8×8 位 RQM 的设计, 其源代码如下》
module from rom(addr. ena.
 i nput | 7: 0 | addr.
 i nput \ena:
 out put 7 01 a.
 reg[7:0] q,
 always @(ena or addr)
   begi n
   if(ena) q='bzzzzzzzz; else
     case(addr)
     0: q- b01000001,
     1: q= b01000010,
     2. q= b01000011;
     3. q= b01000100:
     4: q= b01000101;
```



5: q= b01000110. 6: q= b01000111; 7: q= b01001000, default : q='zzzzzzzzzz;

endcase end endmodule



#### 6.6.2 时序逻辑电路设计

例 6.6.5 4 位串行移位寄存器的设计。

```
module shiftreg (E. A. B. C. D. clk. rst):
 output A;
 input E,
 input clk. rst.
 reg A. B. C. D:
 always @(posedge clk or posedge rst)
begi n
if (rst) begin A-0, B-0; C-0; D-0; end
else begin
 A-B.
                                   MY FYING
 B=C.
 C-D-
end
 end
endmodul e
例 6.6.6 JK 触发器的设计实例。
module myjkff(j, k, clr, clk,
 input i.k.clr.clk;
 out put q, qn;
 reg q. qn.
 al ways @(negedge clr or negedge clk
     if (-clr) begin q-0; qn=1;
      case({ [ , k})
        boo. begin q=q: qn=qn; end
        b01 begin q-0, qn-1, end
         b10. begin q-1, qn-0, end
         bll. begin q--q; qn-- qn; end
      endcase
   end
endmodul e
例 6.6.7 8 位 D 锁存器的设计实例。
```

```
moduel latch8(clk, clr, ena, oe, q, d);
 input [7:0] d,
 input clk, clr. ena, oe,
 out put [7:0] q;
 reg[7:0] q, q_temp;
 al ways @(posedge clk)
   begi n
     if(\sim clr) q_temp=0;
     else if(ena) q_temp=d;
```





```
else q_temp=q;
if(oe) q=8'bzzzzzzzzz; else q=q_temp;
end
endmodule
```

#### 6.6.3 有限状态机设计

如前所述,利用有限状态机(FSM)可有效完成具有逻辑顺序或时序规律的电路设计。FSM 的组成要素有输入(包括输出)、状态(包括当前状态和下一状态)、状态转移条件和状态的输出条件。FSM 的设计方法上要有两种,第一种是将整个状态机写到一个模块里。即将状态转移、状态的操作和判断写在一起,称为一段式 FSM 描述方法。另一种是将状态转移、状态的操作和判断写写在另一个模块中,称为两段式 FSM 描述方法。在实际应用中,为了调试方便,还常常把一个输出开关写成一个个独立的组合块。一般而言,后一种描述方法更好。因为在两段式描述方法中、一个模块采用同步时序力式描述 FSM 的状态转移,另一个模块采用组合逻辑方式判断 FSM 的状态转移外,另一个模块采用组合逻辑方式判断 FSM 的状态转移条件和描述状态转移规律。这样的描述方法使程序更便于阅读、现象和维护,更利于综合器优化代码,利于和启添加时序约束条件,利于布局布线器实现设计

在 Verilog 中可以用多种方法来描述有限状态的 最常用的是用 always 语句和 case 语句完成有限状态机设计。

(1) 通常采用两个 always 模块, 上对序模块, 一个是组合逻辑。

```
同步复位:
always @ (posedge clk) begin
if (!reset)
end
或异步级(!)
always @ (posedge clk or negedge reset) begin
if (!reset)
end
```

(2) case 语句用于描述 FSM 的状态转移或者输出。


其中,表达式在 FSM 描述中 般为当前状态寄存器;每个候选项为 FSM 中所有状态的罗列;语句为进入每个状态的对应操作,包括状态转移或者输出;default 用来描述 FSM 所需状态的补集状态 F的操作。

下面通过实例来说明 Verilog 中有限状态机的描述方法。



#### 例 6.6.8 状态转移图如图 6.8 所示,用 Verilog 描述的源代码如下:

case (CS)
 Idle: if (A)
 NS = Start;
 else NS = Idle;
Start: if (!A)
 NS = Stop;
 else NS = Start;
Stop: if (A)
 NS = Clear;





```
else NS = Stop:
   Clear: if (!A)
      NS = Idle:
      else NS = Clear:
   Default: NS = 21bxx:
 endcase
always @(state or or A)
 if (!Reset) K1=0;
 el se
   if (state == Clear && IA)
    K1=1.
   else K1=0:
always @(state or or A)
 if (!Reset) K2=0:
 el se
   if (state == Stop && A)
     K2=1:
   el se K2=0:
```

//产生输出 K1 的组合逻辑

//从Clear 转向 I dle

//产生输出 K2 的组合逻辑

//从 Ston 美闻 Cl ear

在设计过程中应注意以下几点。

endmodul e

- (1) FSM 初始化(reset)状态。当是大加电或者复位后,状态机应该能够自动将所有判断条件复位,并进入初始化状态。人类数 FPGA 有 GSR 信号,当 FPGA 加电后,GSR 信号默认对所有的符存器、RAM 跨位 电置位或复位。这些成为于 FPGA 的逻辑并未生效。所以不能保证正确地进入初始收状态。所以一般简单、使彻做法是采用异步复位信号来解决这个问题。或者采用火,种方法将默认的初始状态切骗码设为全等,这样当 GSR 复位后,状态机将自动进入初始状态。
- (2) FSM 默从(default)状态。状态机构 个 个默认(default)状态,当转移条件不满足,或者状态发生、变变时,要能保证逻辑不会陷入死锁。这是对状态机健壮性的 个要求,也就是要具备自恢复功能。Verilog 中,使用"case/endcase" 语句时要用"default"建立默认状态。
- (3) FSM 状态编码定义。状态编码的定义应采用 parameter, 而不推荐使用 define 宏定义的方法。因为 define 宏定义在编译时自动替换整个设计中所定义的宏, 而 parameter 只定义模块内部的参数,定义的参数不会与模块外的其他状态机混淆。
- (4) 使用 "<" 非阻塞赋值方式。采用非阻塞赋值方式可以消除很多竞争冒险的隐患。例 6.6.9 设计 ·个电路接口,把并行的 4 位数据逐个转变为串行数据。要求串行数据符合如图 6.9 所示的协议(I<sup>\*</sup>C 协议详见第 8 章): 在时钟线 SCL 高电平期间,数据线 SDA 的状态表示要传送的数据。在数据传送时,SDA 上数据的改变在时钟线为低电平时完成,而 SCL 为高电平时 SDA 必须保持稳定,若 SDA 有变化会被当作起始或停止信号而致使数据传输停止。SCL 线为高电平期间,SDA 线由高电平向低电平的变化表示起始信号;SCL 线为高电平期间,SDA 线由低电平向高电平的变化表示停止信号。本例题按照设计要求把输入的 4 位平行数据转换为协议要求的串行数据流由串行输出时钟 scl 和串行数据信号 sda配合输出。其源代码如下;






图 6.9 串行数据传输协议

```
module exp_scl_sda (sclk, ack, scl, sda, rst, data);
   input sclk, rst, ;
   input [3:0] data:
   output scl, ack;
   i nout sda.
                                           Schola以前的出行总线
   reg scl, link_sda, sdabuf, ack,
   reg [3:0] databuf:
   reg [7:0] state;
   assign sda = link_sda? sdabuf : k bz
                                       Tink sda 控制 sdabuf 输出到串行总线上
 parameter ready = 8' b0000 0000.
                 = 8' b0000 000X
            start
             bit1
                 = 8' b0000,0010.
             bit2
                  = 8' 50000_0100,
            bit3 = 18 50000 1000.
             bit 4 * 8' b0001, 0000.
            bi t.5/ = b0010_0000,
            st op - 8' b0100 0000.
           - KDLE - 8' b1000_0000
always @(posenge sclk or negedie ist)
                                     //由输入的scl k 时钟信号产生串行输出时钟scl
  begi 🔥
         (rst) scl <= 1;
      el'se
              scl <= ~scl; end
 al ways @(posedge ack)
                                     //从并行 dat a 端口接收数据到 dat abuf 保存
  begin databuf <= data;
// 上状态机:产生控制信号、根据 dat abuf 中保存的数据、按照协议产生 sda 串行信号
al ways @(negedge sclk or negedge rst)
if (!rst)
   begi n
                                     //把 sdabuf 与 sda 串行总线断开
   link sda<=0:
   state <= ready;
   sdabuf <= 1: ack <=0:
   end
el se
  begi n
   case(state)
       ready: if (!scl && !ack)
                                   //请求新的并行数据
                                     // 把 sdabuf 与 sda 串行总线连接
              begin link_sda<=1;
              state <= start; ack <= 1; //发出请求新数据
```



```
end
           el se
                                     //并行数据尚未到达
             begin link_sda<-0;
                                    //把 sda 总线让出,此时 sda 可作为输入
                  state <- readv.
              and
      start . if (scl && ack)
                                    //产生 sda 的开始信号
             begi n
               sdabuf <-0:
                                    //在 sda 连接的前提下,输出开始信号
               state <= bit1.
              end
           else state <- start.
      bit1. if (!scl)
                                    //在scl 为低电平时送出最高位databuf[3]
             begin sdabuf <-databuf [3],
                  state <- bit2:
              end
           else state <- bit1.
                                                平时送出次高位 dat abuf [2]
      bit2: if (!scl)
             begin sdabuf <= databuf [2]:
                 state <= bit3.
             end
           else state <= bit2;
      bit3: if (!scl)
                                     ソ/在 scl 为低电平时送出次低位 dat abuf [1]
             begin sdabuf <=dat abuf 11.
                   state <= | bu 1/4.
             end
           else state <= bit3:
      bit4: if (!scl)
                                            K电平时送出最低位dat abuf [0]
            begin sdabuf <=dat abuf [0]
                    state <= bit5.
           else state <= bit4,
                                     //为产生结束信号做准备, 先把 sda 变为低
       bit5
           f ('scl)
           begin sdabuf<-0.
                 state <- stop; ack<-0.
            end
           else state <- bit5;
       stop if (scl)
                                    //在scl 为高时把sda 由低变高产生结束信号
             begin sdabuf<-1:
                 state <- IDLE;
              end
            else state <= stop:
       IDLE: begin link_sda <= 0, // 把 sdabuf 与 sda 串行总线脱开
                   state <= ready.
             end
       default: begin link_sda <= 0;
                   sdabuf <= 1.
                   state <= ready:
              end
   endcase
 end
endmodul e
```





例 6.6.9 设计电路的仿真波形如图 6.10 所示。从仿真波形可以看到,每串行时钟 scl 输出对应串行数据信号 sda 输出 位数据。输出信号 ack 为低电平时表示请求新的并行数据, 为高电平时表示并行数据开始转变为串行数据输出。在数据输送过程中,首先 sda 输出 位起始信号(在 scl 为高电平期间, sda 输出 个由底电平变化的信号),接着输出 4位数据,最后输出 位停止信号(在 scl 为高电平期间, sda 输出 个由低电平向高电平变化的信号), 这样完成一次并行数据转变为串行数据输出。




图 6.10 例 6.6.9 设计电路的仿真

# 本章小章

本章对 Verilog HDL 设计做了基础地介部,并以实例说明了利用 Verilog HDL 进行数字电路设计的过程。重点介绍了 Verilog 的基本程序结构。基本语法和三种不同的设计形式。在模型设计中,三种设计算式、结构描述、数据流流产剂行为描述可以自由混合。通常设计工程师在不同的设计阶段采用不同的抽象级、产生用行为描述形式描述各功能块、以降低描述难度,提高仿真速度,在综合前将入功能模块进行数据流级描述;用于综合的模块则大多采用结构效描述。本章所举实的结构简单,便于读者理解 Verilog HDL 的基础知识,更复杂的设计实例见后续章节。

#### 习 题

	1235	
6.1		

	0-1 % L/2
类型	1. Verilog HDL 中有两类数据类型:线网数据类型和寄存器数据类型。
	表示构件间的物理连线,而类型表示抽象的数据存储允件。
5: 另	2. Verilog 的基本设计单元是, 它由两部分组成, 部分描述
结束。	一部分描述逻辑。它的定义从关键字开始,到关键字
中 always 的事	3. 某一纯组合电路输入为 in1、in2 和 in3,输出为 out,则该电路描述
步高电平复位	件表达式应写为; 若某 时序电路由时钟 clk 信号上升沿触发,同
	信号 rst 清零,则该电路描述中 always 的事件表达式应该写为。
26.45 80 片	4 田: 株字的语句、原称为 黑褐 光月之的屋上

<b>*</b>
语句的书写次序无关。而用 always 描述的语句一般称为逻辑或逻辑,并
且它们属于
5. 在 case 语句中, 至少要有一条语句。
6. 两个进程之间是语句。而在 always 中的语句则是
7. 完整的条件语句将产生
8. 阻塞性赋值符号为; 非阻塞性赋值符号为。
9. Verilog HDL 中的 integer 类型数据是位二进制数。
6-2 module 怎样与其他模块通信?
6-3 在源代码中插入注释有哪两种方法?
6-4 整数常数的长度如何指定?默认的长度及基数是多少? /
6-5 net 类型和 register 类型的主要区别是什么?
6-6 什么是 Verilog 中的结构化描述?
6-7 操作符~和!有什么不同? &&和&有什么不同?
6-8 在 Verilog 中,什么结构能产生一个新性与范围"?
6-9 设计一个 8421BCD 码输出的 270 选制只数器。
6-10 用 Verilog HDL 设计一个 20人表风器,多数同意则通过。
6-11 用 Verilog HDL 设计一个双向,进电动机控制电路。该控制电路的输入信号有 3
个: 时钟 clk, 复位 reset, 方向控制 R L 用来控制电动机的工作,每个状态对应一组不同输
出信号 F[30]。当方向控制信息R_L=1 时,状态机能放钟接 s0→s1→s2→s3→s0 正向循环;
当 R_L=0 时,状态机随时建按 s0→s3→s2→s1→s0 反向循环。

## 第7章

### 数字系统设计及实例

## 学习目标和要求

- ♦ 了解数字系统的基本结构;
- ◆ 理解系统的层次结构化和模块化技术:
- ◆ 掌握数字系统的自顶向下的设计方法
- ◆ 掌握算法状态机图(ASM)的描述和设计:
- ◆ 理解 FPGA 设计中的资源优化和兼度优化:
- ◆ 掌握移位相加硬件乘法器设计:
- 人世祖上京的日本活体是社会制度的社界社
- ◆ 事權十子路口交通指安的控制系统的技术
- ◆ 掌握多功能函數信号发生器的设计

### 7.1 数字系统概述

在21世纪,集成电路(IC)设计制造技术和电子设计自动化(EDA)技术的发展,使得数字系统设计的理论和方法也发生了很大变化和发展,传统的设计方法逐步被基于 EDA 技术的芯片设计方法所替代。设计过程的自动化程度得到很大提高,改变过去传统搭积木式的设计方法(自底向上)变成一种自顶向下的设计方法。

数字电子产品的核心应该归功于基于半导体技术高度发展的专用集成电路(ASCD和系统级的单芯片集成技术,在半导体技术的推动下,数字系统的性能、功能、体积和功耗不仅得到显著改善,而且价格不断降低。IC产业技术发展经历了电路集成、功能集成、技术集成,直到今天基于计算机软硬件的知识集成,其目标就是将电子产品系统电路不断集成到芯片中去,实现其片上系统(SOC)。

#### 7.1.1 数字系统的概念

数字系统是对信息进行采集、转换、传输、存储、加工处理和利用的一组相互联系、相互作用的部件所组成的一个有机整体。尽管信息具有各种各样的形态和特征,如离散的、

连续的、机械运动的速度与位移、商品行情的经济信息、图文信息等。所有这些信息经过 变换、转换成数字系统所能接收的数字信息,加以存储和处理。反过来,数字系统加工处 理后的信息经过相应的逆变换,成为被控对象进行有效控制的信号或进行管理和决策的可 靠依据。

数字系统与模拟系统相比,具有如下特点:

- (1) 稳定性。数字系统所加工处理的信息是离散的数字量,用来构成系统的电子元器 件要求不高,即能以较低的硬件实现较高的性能。
  - (2) 精确性。数字系统中可用增加数据位数或长度来达到数据处理和传输的精确度。
- (3) 可靠性。数字系统中可采用检错、纠错和编码等信息冗余技术,以及多机并行工 作等硬件冗余技术来提高系统的可靠性。
- (4) 模块化。把系统分成不同功能模块,由相应的功能部件来实现,从而使系统的设计、试制、生产、调试和维护都上分方便。

系统这个名词的定义是比较含混的,大到计算机系统。如 个简单的数字密码锁控制电路,皆可称为系统。通常将门、触发器称为逻辑器。 将由逻辑器件构成,能执行某个单一功能的电路,如计数器、详码器、加法器、从为逻辑功能部件;而由若干逻辑部件组成,能实现复杂功能的电路称为数字系统、有关规模较大的系统还可分成若干子系统。

通常说来,系统与部件之间的区别在了动能是否单 : 一个存储器尽管规模很大,可达数兆字节,但因其功能单 , 只能成为一种; 而只需几片 MSI 器件即可实现的数字密码 错控制电路却可称为系统。

近年来,数字系统的设计是多的效计算机组成人式。构整个系统分为控制器和受控器两部分(或分成控制器、处理器和存储器三个部分)。一种结构下,系统与部件的区别就在于其中存足控制器、数分系统。般是由若干款(产电路和逻辑功能部件组成,并由一个控制部件统一指挥。逻计部件担负系统的以流开分。完成了系统的功能,控制部件统一协调和管理各了系统和逻辑功能部件。发字单元性路的重要标志。凡是有控制部件是区别数字系统和逻辑功能部件(数字单元也部)的重要标志。凡是有控制部件,并且能按照一定程序进行操作的系统、无论其规模大小、均被看成一个数字系统。没有控制部件又不能按照一定程序进行操作的系统、无论其规模大小、均被看成一个数字系统。没有控制部件又不能按照一定程序进行操作的系统、无论其规模大小、均被看成一个数字系统。没有控制部件又不能

#### 7.1.2 数字系统的基本结构

数字系统可由多个功能模块或子系统组成,但按照其件用性质,数字系统在结构上可分为两部分: 部分是用来实现信息传送和加工处理的数据处理单元,即运算器;另一部分是产生控制信号序列的控制单元,即控制器,如图 7.1 所示为数字系统基本结构。

控制单元是根据外部控制信号及反映数据处理单元当前状况的状态信号,发出对数据处理单元的控制序列信号,在此控制序列信号作用下,数据处理单元对输入信息(数据)进行分解、组合、传输、存储和变换,产生相应的输出信息(数据),并且向控制单元输出状态变量信号,用以表明数据处理单元当前的工作状态和处理数据的结果。控制单元在收到状态变量后,再决定发出下一步的控制序列信号,使数据处理单元执行新一轮的一组操作。






图 7.1 数字系统基本结构

数据处理单元和控制单元是一个数字系统中最基本的两部分,尽管各种数字系统可能 具有完全不同的功能和形式,但是都可以用数据处理单元和控制单元所构成数字系统的基 本结构来描述。控制单元产生的输出控制信号影响着其他等、控制单元的操作,使本系统 与其他系统协调 致地工作。控制单元的外部控制(一世)能是其他系统的输出控制信 号。数字系统中就是这样通过数据处理单元和控制单一一向的密切配合、协调工作,成为 一个自动实现信息处理功能的有机整体。

数据处理单元可以看成一个执行部件,比较磨流图来描述。控制单元可以看作一个有限杂态机,用算法的状态转移图(又称"实达迹程图) 在现地描述。数字系统可以是以控制为主的系统或者以数据为主的系统、流水处对外部事件做出立即反应的实时控制系统,后者是要对高速存取的数据进行运算和(流)的信号处理系统、分选器的加入和状态机的出现。使得数字系统发生了质的变化。不有可能发明以处理器分核心的现代数字计算机。

#### 7.1.3 数字系统设计的特点

随着科学技术或处展,数字系统(如此学儿系统)已达到前所未有的复杂程度和技术水准。基于经典以长期论,追求门电路和输入项最小化的传统设计,已经不能适应新的情况,传统数字电路设计方法不适合设计大规模的电子系统。新器件的发展使规代电子系统的设计思想发生了深刻的变化,即从功能电路设计转向系统设计,从传统的通用集成电路的应用转向可编程逻辑器件的应用,从硬件设计转向硬件、软件高度渗透的设计,大大拓宽了数字技术的知识面和数字系统的设计能力。采用 LSI、VLSI 工艺制造的微处理器、单片机、ROM、RAM和PLD 子系统模块,已经成为数字系统设计中的基本构件。因此,在现代数字系统设计中户次结构化和模址转录显框、常重要。

#### 1. 系统的层次结构化

系统学的一个重要的观点是:系统是分层次的,是复杂研究对象的总称。系统是由若 于互相依赖、相互作用完成特定功能的有机整体组成的。数字系统设计可以认为是一种层 次结构,其设计过程是:以用户对系统性能的要求所定义的系统功能说明为出发点,根据 系统结构的观点确定系统内包含的数据流和控制流,自上而下将系统逐级分解为可由 LSI、 VLSI 等硬件和软件实现的模块。然后通过逻辑设计选择合适的结构和物理实现途径,将 元器件和基本构件集成为实现某种功能或性能的模块和子系统,由模块和子系统组装成系 统,实现自下而上的组装和调试。





图 7.2 系统层次结构

数字系统设计过程分为图 7.2 所示的四个层次:性能级、功能级、 结构级和物理级。将性能级的说明映射为功能级的设计过程称为系统 设计;将功能级的描述转换为结构(逻辑)级的过程称为逻辑设计;将 (逻辑)结构级转化为物理级(电路)上的实现称为物理设计。

#### 1) 性能级

要求设计者集中精力研究分析用户让系统"做什么",明确设计什么,达到什么指标。以系统说明书的形式作为设计者与用户之间的合同,避免设计过程中不必要的反复、保证设计顺利进行,从而为进步的系统设计、逻辑设计、物理设计及量后测试、验收提供依据。

对系统性能的要求即用户要求,可以用多种描述形式来正确说明,如文字、图形、符号、表达式及类似于程序设计的形式语言等。 为了精确地、无一义性地描述用户要求,系统说明书力求简明易懂, 尽量避免专业技术的概念、术语、具体的实现方法和技术细节。反复 检查,尽足发现并到正游在错误和缺陷。

#### 2) 功能级

功能级又称为系统实内。 设计者从系统的功能出发,把系统划分为若干子系统(或模块),每个子系统之项块分辨为若干择块(或样块),子系统(或模块),间通过数据流和控制流建立起相互之间的联系,从而给出系统的总体结构即系统设计。

随着系统结构分解过程的推移,每个子系统(这块块、了模块)的功能越来越专一,越来越明确,总体结构越来越常断。在结构设计中、应该采用合适的手段和方法(如硬件描述语言、结构图)对子系加或模块)及子系统(或模块)之间的逻辑关系加以描述和定义。例如,利用可编程逻辑器件设计数字系统的页层文件即为系统的整体设计。

#### 3) 结构级/

结构级又称为逻辑级,它是将子系统(或模块)的功能描述转化为实现子系统(或模块) 功能的具体硬件和软件的描述。对子系统(或模块)的功能首先进行算法设计,把其功能进一步分解、细化为一系列运算和操作,然后采用多种描述方式如算法流程图、ASM 图、寄存器传送语言、HDL语言、逻辑表达式和逻辑图等来描述其运算和操作,进行逻辑设计。逻辑设计包括寄存器传输级、门级和电路级的结构设计。

寄存器传输级设计则以具有内部状态的寄存器及连接寄存器之间的逻辑单元作为部件,重点在于表达信号的运算、传输和状态的转移过程;门级设计是以电路或触发器作为基本部件,表达各种逻辑关系;电路级设计则以可看作分立的基本元件,具体表达电路在时域的伏安特性或频域的响应等性能。

#### 4) 物理级

物理级也称为版图级,现代电路设计以版图级设计作为最底层次。它把上一步描述功能的算法转换成逻辑电路或基本逻辑构件的物理实现,包括元器件、集成芯片的选择,电路布线、布局和优化,电路测试、电源及抗干扰措施的实现等。随着 VLSI 和电子自动化



设计(EDA)的发展,越来越多的系统采用 LSI 和 VLSI 芯片(如 ROM、PLD、CPU)作为电路设计的基本构件,并且利用 EDA 技术,使系统设计大大简化,系统实现变得容易,系统具有较大的冗余度,降低设计周期和成本。

任何复杂的数字系统可以最终分解成基本门和存储元件,由大规模集成电路来实现。 集成电路设计过程就是把高级的系统描述最终转换成如何生产芯片的描述过程。设计过程 中的层次化、结构化使得设计能力有了很大提高,层次化的设计方法能使复杂的电子系统 简化,并能在不同的设计层次及时发现错误并加以纠正;结构化的设计方法把复杂抽象的 系统划分成。些可操作的模块,允许多个设计者同时设计一个系统中的不同模块,而且某 些子模块的资源可以且用。

人们采用分层次的设计方法时,将系统设计的技术要求分别在行为域、结构域和物理域进行考虑和描述。如图 7.3 所示为 Gajski 于 1983 年提出的电路层次化设计 Y 图。图中三条轴表示三个互不相同的设计域: 行为域、结构域和物理域。例为域强调的是行为,说明一个特定的系统做些什么,即要完成的功能,但与该行实和实现无关;结构域描述实现某一场能的具体结构及各个组成部件是怎样连接在一定的,给出了互连功能部件的层次关系;物理域描述结构的物理实现。即怎样实际制度一个满足一定连接关系的结构和功能的芯片。各域之间又分别通过综合(Synthesis)、分析(Analysis)、抽象(Abstraction)与细化(Refinement)、生成(Generation)与提取(Extraction)分别实现行为域与结构域、物理域与行为域、结构域与物理域之间的转换。




图 7.3 电路层次化设计 Y 图

每一个域都可以在不同的抽象层次上进行描述,离中心越远则抽象程度的描述越高。 电路设计的总过程就是沿着每个轴向中心逼近的序列描述。从行为到结构、到物理实现的 迭代,然后回到更低。级部件的行为。随着设计的进行,迭代的螺旋指向 Y 图的中心,从 而得到最后的掩膜版设计。这些抽象描述中最高层次为系统级,最低层次为版图级或称物 理级、见表 7-1 所列。

设计层次	行为描述	结构描述	设计考虑
系统级	自然语言描述的性能、指标	方框图	系统功能
芯片级(IC 中 也称系统级	算法	微处理器、存储器、通用集 成电路等组成的方框图	时序、同步、测试
寄存器级(IC 中为宏单元)	数据流图、有限状态机、状 态表、状态图	寄存器、ALU、计数器、 MUX、ROM 等	时序、同步、测试
逻辑门级	布尔方程、卡诺图、Z变换	逻辑门、触发器	选择适当的基本门
电路级	电压、电流的微分方程	晶体管、RLL、C等	电路性能、延时、噪声
版图级	几何图形与工艺规则	1:17	

表 7-1 电路设计的层次描述

当前 ASIC 的设计可以说就是硬件的、模描述形式到另一种描述形式的转换过程。由 寄存器传输级(RTL)的行为描述转换成 一数(逻辑广)级)的结构描述(用逻辑广)、触发器)、称为逻辑综合,由结构域的描述转换成物理域的描述称为数型综合。这些综合技术是电子设计自动化中的关键技术。除了从系统级的自然语、对描述到系统级或芯片级的结构描述的转换之外,其他各种描述形式的变换都有了自己实验有工具或 EDA 工具。这些工具为电路设计者提供了很大的帮助,也改变了电子系统的设计方法。

#### 2. 系统设计中约模块化技术

模块化技术就是将系统总的功能分解成若干个了功能,通过详细定义和描述的子系统 来实现相应的子功能。子系统又可以分解为若干模块或子模块,随着分解的进行,使抽象 的功能定义和描述向具体的实现提供更多的细节,从而保证系统总体结构的正确。

· 个系统的实现可以有许多方案,划分功能模块也有多种模块的结构。而系统的结构 决定系统的品质,这是系统论中的 · 个重要观点,即 · 个结构合理的系统可望通过参数的 调整获得最佳的性能, · 个不合理的系统结构即使精心调整,也往往达不到预定的效果。 因此系统整体结构方案的设计直接关系到所设计系统的质量。针对具体的设计,实施结构 化设计方法的形式是有所不同的,但是划分系统的模块结构时,必须考虑以下几方面;

- (1) 如何将系统划分为一组相对独立又相互联系的模块;
- (2) 模块之间有哪些数据流和控制流信息,接口信号线应最少;
- (3) 如何有规则地控制各模块交互作用。
- (4) 模块的通用性好, 易于移植。

模块结构的相对独立性从两个方面来衡量: 方面是指模块内各元器件组成的部件或 构件之间联系的紧密程度;另 方面是指模块之间的联系程度。提高模块内部的紧密程度



和降低模块之间的联系,是提高模块相对独立性的两个方面。如果把系统中密切相关的组件或构件划分在不同的模块中,则其内部的凝聚度降低,模块之间联系程度提高。这给系统的理解、设计、实现、调试和修改都带来许多困难。因此,为了设计一个易于理解和开发的系统结构,应该提高模块的相对独立性。

描述系统模块结构的方法主要有以下两种。

- (1) 模块结构框图。以框图的形式表示系统由哪些模块(或子系统)组成及模块(或子系统)之间的相互关系,定义模块的输入/输出信息和作用。
- (2) 模块功能说明。采用自然语言或专用语言,以算法形式描述模块的输入/输出信号和模块的功能、作用及限制。

由于系统中的模块是相对独立的且功能比较专一,对其中的数据处理单元和控制单元 可以单独描述和定义,并可通过逻辑设计最终达到物理实现。每个模块还可单独进行测试、 排错和修改,使复杂的设计工作简单化,提高研制工作的平行相。同时限制了局部错误的 蔓延和扩散,提高了系统的可靠性。

大规模可编程逻辑器件的发展促进 EDA 技术的不衡进步,使数字系统的设计发生了较大的变化, IP 模块的使用和 IP 模块的复用技术是强视数字系统设计中最有效的方法之。 在系统设计时,尽量考虑 IP 模块的使用和设置。利用 IP 核可以大幅度地降低电路设计的工作量和技术难度,提高电子系统的可能机和设计效率。

在数字系统的实现中,随着系统复杂业的增加,经常采用在通用处理器上执行程序来 实现算法的结构设计。通用处理器点然产以完成很复杂的功能,但是其处理速度远低于硬件逻辑;对于需要高速信号或者实现性处理的系统,具能、再硬件逻辑来实现,而处理器完成系统的管理、配置、与其他控制单元通信等功能。

### 7.1.4 数字系统的设计方法

随着数字集成式不和计算机技术的 新足板,数字系统设计的理论和方法也在不断发展和变化。数、系统从分立元件、小规模集成电路、中规模集成电路发展到大规模集成电路,超大规模集成电路,其设计方法电随之而发展。在电子系统的设计中,根据采用计算机辅助技术的介入程度,可分为人工设计方法和电子设计自动化(EDA)方法。

人工设计方法是一种传统的设计方法,从方案的提出到验证和修改均采用人工手段完成,设计的过程是自底向上。对于分立元件组成的电路或者中小规模集成电路,还可以采用传统的数字系统设计方法,即自底向上或者试凑设计法。对于比较复杂的数字系统设计方法来临述和设计十分困难,甚至无法进行。因此必须采用从系统总体出发来描述和设计系统的方法,即自顶向下的设计方法。随着 EDA 技术的发展和 FPGA 器件的出现,才有可能让设计者才更使件的设计如信息,以而极大地改变传统电子系统的设计方法。设计过程和设计观念。

#### 1. 试凑设计法

试凑设计就是用试探的方法把系统的功能要求分成若干个相对独立的功能模块,选择 合适的功能部件拼接组合起来,构成 个完整的数字系统。试凑法主要是凭借设计者对逻

辑设计的熟练、技巧和经验来确定系统结构方案,划分模块,选择器件,并以电路结构图的形式拼接模块。对于一些规模不大、功能不太复杂的数字系统,选用中、大规模集成器件,采用试凑设计法,具有设计过程简单、逻辑关系清晰、电路调试方便、性能稳定可靠等特点,目前仍被广泛采用。

试凑法并不是盲目的,通常按以下步骤进行。

(1) 分析系统要求, 拟定系统总体方案。

分析设计任务书,明确系统功能。确定系统有哪些输入、输出信息及它们的特征、格 式和传送方式,以及系统需要完成的处理任务等。

(2) 划分功能模块,建立总体结构框图。

划分功能模块可采用由粗到细的方法, 先将系统分为处理单元和控制单元, 再按处理 任务或控制功能逐一划分。功能模块的大小要适当, 以功能比较单一、易于实现和方案比较来划分模块。

(3) 选择并构成各功能部件。

将上而的功能模块进一步分解成为若干相对独立的关键块(功能部件),以便直接选用中、大规模集成器件来设计和实现。

(4) 电路的实现。

连接各个模块,绘制整体的逻辑电路图下综合考虑各功能模块之间的时序、信号传送 和控制等逻辑关系,最后绘制印刷电路放开安装调试。

传统的数字系统设计主要是《史赞板进行设计、通过电路板来实现系统功能、即由器件搭成电路板、再由电路板构模电》系统。这种方法是自读同上的、就是先选用固定功能的标准通用集成电路、以这些治片和其他器件构成电路。广系统和系统。必要时还得进行单元。路实验,然后制作打机、最后完成调试。该这样的过程设计产品,所用元件的种类和数量较多, 沃特曼功率低,开发周期上一系统接线多,可靠性差,体积和功耗大,成本电高。

#### 2. 自顶向下的设计方法

自项向下设计模式,是当前采用 EDA 技术进行设计的最常用的模式。此设计方法采用系统层次结构,将系统的设计分成几个层次进行描述。通常把系统总的技术指标的描述 称为性能级或系统级的描述,这是最高一级描述。由此导出实现系统功能的算法,即系统设计。根据算法把系统分成并干功能模块(子系统),每个模块又分解为几个子模块,用逻辑框图形式描述各功能模块(子系统)的组成和相互联系,设计出系统结构框图,这一级称为功能级描述。最后进行逻辑设计,详细给出实现系统的硬件和软件描述,称为电路级描述。这种自项向下的设计方法离不开先进的 EDA 设计 工具和可复用 IP 核的支持。这种自项向下的设计方法离不开先进的 EDA 设计工具和可复用 IP 核的支持。

自项向下的设计方法是一种由抽象的定义到具体的实现,由高层次到低层次的转换。 是逐步求精的设计方法。其设计过程并非是 个线性过程,在下 级的定义和描述中往往 会发现上 级定义和描述中的缺陷或错误,因此必须对上一级中的缺陷或错误进行修正, 使其更真实地反映系统的要求和客观的可能性。整个设计过程是一个"设计—验证—修改 设计—再验证"的过程。



采用自顶向下的设计方法的优点是显而易见的。由于整个设计是从系统项层开始的,利用 EDA 技术、结合仿真手段、可以从一开始就掌握所实现系统的性能状况,结合应用 领域的具体要求,调整设计方案,进行性能优化或折中取舍。随着设计层次向下进行,系 统性能参数将得到进一步的细化与确认,并随时根据需要加以调整,从而保证了设计结果 的正确性,缩短了设计周期。设计规模越大,这种设计方法的优势越明显。

数字系统的制作和测试通常是按系统设计的相反顺序进行的,即自底向上的集成过程。它是从具体的器件和部件开始,逐步由下而上组装和集成为完成某局部功能的模块(或了系统),最后由这些模块构成一个完整的数字系统。但是组成的系统总体结构有时不是最佳的。可以这样说,数字系统的自顶向下的设计方法反映了人们从预定的目标出发不断探索、认识和不断深化的过程。而自底向上的集成过程则是通过过局部的、较简单的功能模块(或子系统)的经验积累。达到系统预定目标要求的实践过程。

### 7.2 数字系统的描述方法

自顶向下的设计过程实际上是不同层次的构造。在10的转换,因此对系统进行描述的问题将贯穿设计的全过程,在不同的设计除及采用适当的描述方式对于简化和加速设计过程是十分重要的。在系统结构设计阶段、常用的描述方式有方框图、定时图(时序图)和算法流程图。正确地定义和描述设计目标的功能和性能,是设计工作正确实施的依据,是进一步设计的基础。

#### 7.2.1 方框图和定时图

方框图是系统设计阶段常用的、重要的描述手段,它可以详细描述数字系统的总体结构,并作为进一步设计的基础。方框图《沙及过》的技术细节,与器件和工艺无关。它具有直观易懂,系统结构层次化和消晰度高,易于方案比较,可以达到系统总体优化等优点。

方框图中律·个方框(矩形框)定义·个信息处理、存储或传送的子系统或模块。在方框内用文字、表达式、通用符号和图形来表示该子系统或模块的名称或主要功能。方框之间采用带箭头的直线连接,表示各子系统或模块之间数据流或控制流的信息通道,箭头指示信息的传输方向。

一般总体结构方框图需要有一份完整的系统说明书。在说明书中,不仅需要给出表示 各子系统或模块的方框图,同时还需给出每个子系统或模块功能的详细描述。

数字系统中无论是信号的采集、传输、处理还是存储,都是在特定的时间意义上的操作,是严格按照时序进行协调和同步的。系统中每个子系统或模块的功能体现了按规定的时标实现输入信号向输出信号的正确转换。定时图(时序图)是用来定时地描述系统各模块之间、模块内部各功能部件之间及部件内各门电路或触发器之间输入信号、输出信号和控制信号的对应时序关系及特征(时钟信号为电平或脉冲、同步或异步)。

定时图的描述是逐步深入细化的过程,由描述系统输入/输出信号之间关系的定时图开始,随着系统设计深入,定时图不断地反映新出现的系统内部信号的定时关系,直到对系统内各信号时序关系的完全描述。在系统进行功能和时序测试时,叮借助 EDA 工具,建




立系统的仿真波形文件,通过仿真来判定系统中可能存在的问题。在硬件调试和运行时, 可通过逻辑分析仪或示波器对系统中节点处的信号进行观察测试。以判定系统中可能存在 的错误。

#### 7.2.2 算法流程图

在数字系统设计时,还常采用宽法模型来进行描述。数字系统的宽法模型是把系统要 实现的功能看作应当完成的一种运算或操作。若该运算太复杂,则可以把它分解成一系列 的子运算: 若子运算还是比较复杂,则可以继续分解,直到分解为一系列的简单运算(操作)。 然后,按一定规律,顺序地或并行地进行这些简单的基本运算或操作,从而实现原来复杂 的系统功能。用算法流程图能较好地表示算法模型中对数据信息的运算或操作,以及相应 的控制序列。

**算法流程图用特定的儿何图形(矩形、菱形、圆形)、指向线和简单文字说明,来描述** 数字系统的基本工作过程,是描述数字系统功能的最常用方法之 它与软件设计中的流 程图十分相似。

#### 1. 基本符号



- (1) 工作块: 是一个矩形块, 块内用简要的文字来说明应进行的一个或者若干个操作 及相应的输出。
- (2) 判別块: 其符号为菱形, 块内给出判别变量及判别条件。判别条件是否满足决定 系统将进行不同的后续操作。图 7.5(a)中, 判别变量是 CNT, 判别条件为 CNT-24 时, 计 数器清零(置零),否则计数器进行加1计数。有时有多个判别变量,从而可能构成两个以 上的分支,如图 7.5(b)所示。
- (3) 条件块: 为一个带横杠的矩形块, 它总源于判别块的一个分支。条件块中的操作 与特定的条件有关, 因此称为条件操作。 L作块规定的操作 无前提条件, 是独立的操作。 条件块是算法流程图所特有的,也是与软件流程图的主要区别之。图 7.6 中,操作 A 和 操作 C 均为 L作块的操作,操作 B 为条件操作,它仅是操作 A 的延伸。从时序上看,操 作 B 有可能与操作 A 同时进行。在满足条件时,操作 B 与操作 A 在同一时钟周期内进行 操作,而操作C则具可能在操作A完成后才进行。




图 7.5 判别块举例



(4) 入口/出口块。用圆形符号表示。入口占指明算某种最占或算法的继续点。当算法 太长,一页写不完另起一页时,就需要一个继续点。有人

#### 2. 算法流程图的建

算法流程图可以描述整个数字系统体是总的处理过程及控制单元所提供的控制步骤。 流程图的建设也就是算法设计过程,它是把系统要实现的复杂运算或操作分解成一系列子 运算或操作、弃目确定执行这些运算或操作的顺序和规律、为逻辑设计提供依据。

由于系统的逻辑功能多种多样、至今尚无从系统功能导出算法的通用方法和步骤。设 计者需要仔细分析设计功能要求,将系统分解成若干功能模块,把要实现的逻辑功能看作 应进行的某种运算或操作。用算法流程图来描述时通常具有两大特征:

- (1) 包含若干子运算或操作,实现数据或信息的存储、传输和处理:
- (2) 具有相应的控制序列,控制各子运算或操作的执行顺序和方向。

下面通过例子说明算法流程图的建立过程。

例 7.2.1 试设计一个对串行输入信号进行统计的电路,统计输入信号中包含 1 的个数, 其中输出信号 Z Zu (Zu )\*\*\*Zu 表示统计个数, 串行输入信号为 X Xu (Xu )\*\*\*Xu

对于这样一个简单的逻辑问题,却难以用数字逻辑电路中的状态表对它进行描述。对 于长度为 n 位的输入信号,将有 2" 种不同的组合。当 n>7 时,显然状态表将变得上分庞 大。因此用状态表或状态图来描述的方法并非适合所有逻辑问题。但是可以把此逻辑问题 分解为若干操作,用算法流程图来描述其算法过程。

首先为了统计输入信号中含有1的个数,该统计电路必须有一个加1计数的操作,以

及累计输入信号位数的操作。另外,考虑到仅当输入信号为1时才进行统计1的计数操作,故还应有判别操作(控制电路)。

通过对设计要求的分析,画出其框图,如图 7.7 所示。其中 ST 为开始标志输入信号,END 为统计结束标志信号。假设输入信号长度为 15,那么对应的算法流程图,如图 7.8 所示。当 ST 有效时(ST=1),首先将 Z(计数器)和 n(计数器)清零,然后逐个判断输入 X 是 否为 1,若为 1,则 Z 加 1。当 n = 15 时,一组输入序列信号结束。END=1 表示一组输入序列的统计个数 Z 有效,然后回到等待状态,为下一组输入序列信号做好准备。




图 7.8 含 1 的统计电路算法流程图

例7.2.2 某单位有一台备用的柴油交流发电机,该机在市电停电时立即自动发电,在启动后3分钟内测量发电机的转速,如果转速没有达到规定值则报警。在进入正常发电状态时,需要不断测量转速和输出电压,以此调整供油量,保证发电机按规定要求输出交流电。如果转速或输出电压发生异常则报警,并且在3分钟内停机。试设计该发电机的控制电路。

详细分析设计要求和功能,分解为若干操作,并且按照控制过程的顺序和规则来实施 这些操作。由此可直接画出如图 7.9 所示的发电机的控制电路的算法流程图。






图 7.9 发电机控制电路算法流程图

#### 7.2.3 ASM 图

算法流程图只是按照操作所规定的先后顺序排列的步骤描述,并未严格地规定完成各操作所需的时间及操作之间的时间关系。因此,不能直接由算法流程图得到下一步逻辑设计,必须把算法流程图转换成 ASM 图(算法状态机图)、MDS 图(备有记忆文件的状态图)或状态表,作为下一步逻辑设计的依据。


ASM 附(Algorithmic State Machine Chart)是硬件算法的符号表示方法,可以方便地表示数字系统的时序操作。采用类似于流程图的形式来描述控制器在不同的时间内应完成的一系列操作,可反映控制条件及控制器状态的转换。此描述方法与控制器硬件实施有很好的对应关系。




#### 1. ASM 图的基本符号

ASM 图是硬件算法的符号表示法,可方便地表示数字系统的时序操作,它由四个基本符号组成,即状态框、判断框、条件框和指向线。

(1) 状态框;用 个矩形框来表示控制器的 个状态。该状态的名称和 .进制代码(已 状态分配)分别标在状态框的左、右上角;矩形框内标出在此状态下数据处理单元应进行的操作及控制器的相应输出,如图 7.10 所示。其中图 7.10(b)说明控制器处于 S3 状态(编码为011)时,执行寄存器清零的操作,发出输出信号 C,且高电平有效。有时框内的操作可略去,仅说明输出信号。



- (2) 判断框: 用菱形表示状态在条件转移的的分支途径,将判断变量(分支变量)写入菱形框内作为转移条件, 在判断框的每个转移分支处写明满足的条件, 如图 7.11(a)所示。判断框中的判断变量并不局限于一个。可以有多个判断变量和多条分支途径。
- (3)条件框,用椭圆框表际。 电内标出数据处理单充的操作及控制器的相应输出,如图 7.11(b)所示。条件框。定定 对断框的一个复数分支机定接的,仅当判断框中判断变量满足相应的转移条件时,在进行条件框中表明的操作和信号输出。 虽然条件框和状态框都能执行操作和输出语号,但两者之间有很大区别。图 7.12 给出一个条件框的实例,当系统处于 S1 状态下,并让支量 A 满足条件 A 中 风 立刻执行寄存器 R 清零操作任 S1 状态下),然后进入 S3 状态 如果变量 A 不满足条件(A-1)时,则进入 S2 状态执行计数器 F 的加 1 操作,然后在下一个时钟到达时进入 S3 状态。



S1 ↓001 ST S2 ↓010 F←F+1 R←0 S3 ↓011 某操作或 相应输出

图 7.12 条件框例子






(4) 指向线: 用箭头线表示,用于把状态框、判断框和条件框有机地连接起来,构成 完整的 ASM 图。

#### 2. ASM 块

ASM 图可以细分为若干个 ASM 块,每个 ASM 块必定包含 一个状态框(必有),可能还有几个同它相选接的判断框和条件框,如图 7.13 所示。一个 ASM 块只有一个入口和由 判断框构成的几个出口。仅包含一个状态框, 上判断框和条件框的 ASM 块是一个简单块。每个 ASM 块表示一个时钟周期内系统所处的状态,在该状态下完成块内的若干操作。ASM 块中的状态框和条件框的操作,是在一个共同的时钟周期内(即某个状态下)一起完成的,并且在下一个时钟周期内使现状态转移到新状态, 进入另一个 ASM 块。




#### 3. 由算法流程图导出 ASM 图

ASM 图和算法流程图之间有一定的对应关系,两者之间的工作块和状态框、判别块和判断框、条件块和条件框都基本对应。确切地说,算法流程图规定了系统应进行的操作及操作的顺序, ASM 图规定了为完成这些操作及操作的顺序所需的时间和控制器发出的输出信号。由算法流程图导出 ASM 图,上要是定义状态,其原则有三条。

- (1) 在算法起点定义一个初始状态。
- (2) 必须用状态来分开不能同时实现的操作。例如, $F \leftarrow F + 1$  和  $F \leftarrow 0$  两个操作,寄存器 F 不能同时完成加 1 和清 0 两个操作,因此两操作必须分两步进行,即用状态来分开。
  - (3) 判断框中的条件如受寄存器操作的影响,应在它们之间安排一个状态。如图 7.15(a)



所示为算法流程图。该图的操作顺序是根据 A 加 l 后,判断 A 是否等于n,算法执行两个分支中的一个。用 ASM 图来表示该算法时,应在操作和判断框之间定义一个状态,如图 7.15(b)所示,否则检测的是 A 加 l 之前的值。



例7.2.3 一个数字系统的数据处理单元有两个数发器E和F及二进制计数器A,计数器的各位为A4、A3、A2和A1,启动信号 ST 使冲数器A 和触发器F清零,从下一个时钟脉冲开始加1计数,直到系统停止工作为大。A4和A3的值决定系统的操作序列,即

A3=0, 触发器 E 清零, 并继续计数

A3=1, 触发器 E 置"1", 并除 A4, 如 A4=0 则 1数 A4=1, 触发器 F 置"1", 停止计数。

此例题的算法流程图如图 216 所示, ASM 图频图 217 所示。




图 7.16 算法流程图

图 7.17 ASM 图





例 7.2.4 将图 7.7 所示含 1 的统计电路结构图先分成两部分: 控制器和数据单元(计数器 A 和 B), 如图 7.18 所示; 再根据图 7.8 的算法流程图, 绘出含 1 统计电路控制器的 ASM 图, 如图 7.19 所示。




图 7.18 含 1 的统计电路结构图 / 图 7.19 含 1

7.3 数字系统的实现

数字系统设计在经过系统设计阶段,确定、系统的算法结构并导出用 ASM 图表示的 相应算法以后,而确的任务是逻辑设计,即通过硬件和软件设计来实现系统的功能。目前,实现数字系统图除分字要有以下几种方法。

- (1) 以标准通用的 SSI、MSI 和 LSI 集成器件来构成;
- (2) 采用单片微处理器为核心实现;
- (3) 将整个系统配置在一片或数片 PLD 芯片内;
- (4) 研制单片系统的 ASIC。

在这四种方法中,第一种方法是最传统的方法,现在仍被国内广大设计者所采用。第二种方法的价格便宜、易实现。适用于运行速度要求不高的场合,也得到广泛应用。随着集成电路制造技术的发展,近年来出现了一系列性能更为优越的高密度 PLD, 使第三种方法越来越显示出潜力和优越性:体积小、功耗低、运行速度高、可靠性高、易于重复修改设计等。第四种方法是将一个完整的系统集成在一个芯片上,又称为片上系统(Chip on System, SOC),这正是集成电路的一个发展方向。这里上要介绍用 CPLD/FPGA 来实现数字系统的方法。

根据前面所述,数字系统可由两大部分组成,即数据处理单元和控制单元。逻辑设计 过程就是完成控制单元和数据处理单元的设计和实现。





#### 7.3.1 数据处理单元

数据处理单元又称受控电路。它由寄存器和组合电路组成,寄存器用于暂存信息,组合电路实现对数据的加工和处理。数据处理单元的结构如图 7.20 所示,输入信号(数据)X(X1、X2、…、X2)和输出信号(数据)Z( $Z_1$ 、 $Z_2$ 、…、 $Z_n$ 表示通过数据处理单元的数据。控制信号  $T_1$ 、 $T_2$ 、…、 $T_n$ )是控制器发出的命令信号,决定在时钟脉冲出现时,数据处理单元应完成什么操作。输出信号  $T_1$   $T_2$   $T_3$   $T_4$   $T_4$   $T_5$   $T_6$   $T_6$ 



图 7.20 数据处理单元的结构

在算法流程图或 ASM 图中已给数据处外单元规定了明确的逻辑功能,这些功能可概括为数据存储、算术和逻辑运算、数据外波和变换等。要实现数据处理的功能,可以通过集成电路制造厂商提供的多种规格的通用集成电路芯片》或者由硬件描述语言来设计。

#### 1. 数据处理单元设计的基本步骤

数据处理单元的设计工程是根据算法流程(30,ASM 图,求出数据处理单元要完成的 系列运算和操作、对出明细表即规定数据处理住务的表格。明细表由操作明细表和状态 变量表两部分元成。根据数据处理单元的明细表,选择能完成这些操作的集成电路芯片, 进行电路连接

采用通用集成电路芯片进行数据处理单元设计时, 其基本步骤如下。

#### 1) 确定数据处理单元的逻辑框图

算法流程图的形成过程就是数据处理单元结构的建立过程,根据算法流程图和结构选择方案,画出数据处理单元的逻辑框图,并由此明确它与控制单元之间必须交换的信息及这些信息之间的时间关系。

#### 2) 列出数据处理单元的明细表

提出对数据处理单元的全面要求,建立数据处理单元的技术规范——明细表,确定在每一控制信号作用下完成的 组操作。确定处理信息时,要完成哪些信息检验,确定输出信息是什么。根据算法可以建立数据处理单元的明细表,即操作明细表和状态表。操作明细表定义了数据处理单元,状态表定义了控制器。

#### 3) 器件选择

采用通用集成电路芯片设计数据处理单元时,应该注意两条: 是易于控制,即器件的控制方式、控制信号及产生这些控制信号的逻辑应尽可能简单,以简化控制单元的设计;



:是力求模块物少,以减少电路体积、功耗,降低成本。

选择具体的集成电路器件,由设计者的经验和技巧所决定。除了常用的各种 SSI、MSI 或 LSI 数字集成电路外,有时还配置多种辅助电路,如脉冲电路;还会遇到 A/D 和 D/A 转换器、集成运管放大器、锁相环及其他辅助器件。

#### 2. 数据处理单元设计的实例

例 7.3.1 按照例 7.2.3 的 题意和图 7.17 所示的 ASM 图设计系统的结构框图,如图 7.21 所示。数据处理单元的明细表见表 7.2。



表 7-2 数据处理单元的明细表

操作表		状态变量表	
控制信号	操、作	状态变量人	定义
NOP	无操作(美伟)	v.Xi	
CLR	b 0, A-0(清 "0")	Xt	ST
ADD -/	A+A+1	C <sub>2</sub>	$A_3$
CRI	F←I(置"I")	C <sub>3</sub>	$A_4$
CR2	E-1(置"1")		

明细表包含两个子表,一个是操作表,另一个是状态变量表。操作表列出在控制信号作用下,数据处理单元应实现的操作和产生的输出:状态变量表定义数据处理单元输出的状态变量。在表 7-2 中,NOP表示控制器处于等待状态,处理单元无操作,等待启动信号ST的到来。控制器发出的一个控制信号实现数据处理单元相应的一组操作;然后控制器根据处理单元输出的状态变量决定下一步发出的控制信号,直到工作完成为止。

#### 例 7.3.2 试设计含 1 统计电路的数据处理单元。

由图 7.18 所示的逻辑结构图可知,该电路的数据处理单元由两个计数器(计数器 A 和 B)构成。因输入信号序列长度为 15,所以选用两个 4 位 :进制计数器 74161。其数据处理单元原理图如图 7.22 所示。计数器 A 负责对输入信号序列长度计数,反馈信号 n 15(取自计数器 CO 端)。计数器 B 的输出 Q<sub>3</sub>Q<sub>2</sub>Q<sub>1</sub>Q<sub>0</sub>即为统计结果。







图 7.22 含 1 统计电路的数据处理单元

例 7.3.3 设计 8 位串行数字密码锁的数据处理单元。锁串线数数输入数码,当数码的位数和位值与开锁密码相同时,锁被打开,否则锁不开。

假设数字锁每次接收输入数码为0或1,每"按下、读句"按组READ时,输入数码送入系统。开锁密码事先存入锁内,只有输入数据,对密码完全相同时,锁才进入开锁状态,接着在开锁信号TRY作用下,锁才被打仗,长系统结构图如图7.23 所示,由数据处理单元和控制器组成。



(1) 数据处理单元由四部分构成:

计数器 A: 记录输入数据的次数。

位数比较器 M:比较输入数据的次数和设置的参考数, 若相同则 M=1, 否则 M=0。 位值比较器 B:比较输入数据的值(P), 若与对应位开锁密码的值(D<sub>i</sub>)相同,则比较器 B=1, 否则 B=0。

数据选择器 8-1MUX: 8 选 1 数据选择器输入端(Do~Dz)设置为开锁密码。

(2) 控制器的设计是根据题意导出算法,建立 ASM 图(可用 HDL 实现例 7.3.5),如图 7.24 所示。在复位信号 RESET 作用下,进入初始状态 T<sub>0</sub>,计数器 A 清 "0",然后进入接收数据状态 T<sub>1</sub>。在 T<sub>1</sub> 状态下,首先检测开锁信号 TRY 是否有效。如果开锁者不知道数字锁的位数,会错误地发出 TRY 信号,使系统进入错误状态 T<sub>3</sub>,即 Z2-1。若 TRY 无效,而读码信号 READ 有效,则根据位值相等信号 B 判断输入数码的位值是否正确;若 B 无效,系统进入错误状态 T<sub>3</sub>;若 B 有效,则检测位数相等信号 M。若 M 有效,系统进入开锁状态 T<sub>2</sub>;若 M 无效,说明位数不够,应继续接收输入数码,每止确接收 一次数码,计数器 A 加 1,正确接收 8 次数码后,M 有效(M L)。在开锁状态 T<sub>2</sub>下,如果开锁者继续输



入数码,表示输入数码已超过设定次数(如 8 次),系统进入错误状态  $T_1$ 。在  $T_2$ 状态和开锁 信号 TRY 作用 F,锁被打开( $T_4$ ),即 Z1=1。




图 7.24 8 位串行数字锁的 ASM 图

数字密码锁处理单元的电路原理图如图 7.25 所示。




图 7.25 数字密码锁电路原理图



#### 7.3.2 控制单元

数据处理单元有序的运算和操作是在控制单元的正确有序的管理和控制下进行的。控 制器在每一个计算步骤下对数据处理器发出命令信号,同时接收来自处理器的状态信息, 确定下一个计算步骤,以确保算法按正确的次序实现,所以控制器决定数据处理器的操作 及操作序列。在完成数据处理单元的设计后,应进行控制单元的设计。

#### 1. 控制方式

控制功能可集中于一个控制器,也可以分散于各数据处理单元内部,或者是两者的组 合。所以控制方式有三种类型:集中控制、分散控制和集散控制。

数字系统中, 加果仅有一个控制器, 由它控制整个系统管法的执行, 称为集中控制型。 这种类型集中管理各个子运算(子系统)执行的顺序。控制器发出控制信号,使一个或多个 处理器进行工作,同时接收各个处理器馈送来的状态变量信息,以使确定后续的控制信号。

集中控制方式经常有一个同步时钟信号。在统一的时钟后号作用下,集中控制和管理 各个处理器。每个处理器的操作是在时钟信号的节拍下顺户工作。微型计算机就是一个焦 中控制型的数字系统的例子。

在分散控制型的系统中没有统一的控制器, 於控制功能分散在各个子系统中完成。 分散控制的时序可以是同步的,也可以是异步的。各子系统之间的输入/输出信号及系统信 号相互关联。各子系统可以同时工作、企工以在关联的控制信号作用下顺序地进行工作。

在 L业控制系统中, 大多采用火散罩控制系统, 它是集中管理, 分散控制。系统中配 有系统控制器即中央控制器,它集中控制和协调管理各个统党之间总的执行顺序和步骤。 但各子系统有自己的控制器; 系统在自己的控制器控制下进行工作。因此,集散型控制 系统具有集中控制型和分散控制型的特点,在一个复杂的控制系统中得到广泛应用。

### 2. 控制器结构、

控制器的模型如图 7.26 所示。控制器决定算法步骤,控制数据处理器的操作序列, 故必须有记忆功能,应包含存储器(或寄存器)。存储器记忆控制器处在哪一个计算步骤, 即控制器的状态。在一个状态下、控制器根据接收到处理器反馈的状态变量和外部控制信 号产生对处理器的控制信号 T 和输出信号。在下一时钟到来时,控制器转换到下一个状态。 显然, 控制器模型结构与同步时序电路是一致的。



图 7.26 控制器模型结构



#### 3、系统同步

同步是指控制器与外部控制信号和来自处理器的反馈状态变量之间的同步,也是系统 控制器向外部输出的同步。异步电路会造成较大的系统延时和逻辑竞争,容易引起系统的 不稳定。而同步电路按照统一的时钟进行工作,稳定性好。在设计时,应尽可能采用同步 电路设计,避免使用异步电路,应将异步信号转换成同步信号。这里介绍两种实现异步信 号同步化的电路。

图 7.27 所示电路由两个 D 触发器组成,实现异步输入信号有效持续时间较长的同步 化问题即电平同步,完成异步输入信号上升沿的检测。异步输入信号的宽度必须大于本级 时钟的脉冲宽度,否则有可能根本采样不到这个异步信号。



图 7.28 所示电路由一个基本 RS 触发器和 D 触发离孔成,实现异步输入信号有效持续时间短暂的同步化问题的基中同步。这两个电路的同步化都发生在时钟的上升沿,也可以发生在时钟的下降沿。在系统中,同步化预定调器状态变化可以分别发生在一个时钟脉冲的上、下跳混减下了上跳沿),也可发生在全块两个时钟脉冲的对应跳变沿。这可由设计者决定。





图 7.28 第二种异步信号同步化电路



#### 4. 控制单元的实现方法


由前面讨论可知,系统的控制单元本质上就是同步时序电路,因此同步时序电路的设计方法完全适用于控制单元的硬件设计。两者的差别主要表现在两方面;一方面,同步时序电路的设计是依据状态转换图(表),而控制单元的设计是根据算法流程图和 ASM 图及其他描述形式;另一方面,控制单元的设计是在反复优化算法结构,并且已经完成数据处理单元设计后进行的,一般不需要再进行状态化简。

基于 CPLD/FPGA 控制单元的实现方法是:根据系统设计要求,明确系统的工作状态、判别分支、状态输出和条件输出,建立描述控制器工作过程的算法流程图和 ASM 图,通过硬件描述语言描述的有限状态机来设计控制器。

例 7.3.4 某系统控制器的 ASM 图如图 7.29 所示。用 VHDL 语言描述的状态机来设计该控制器如下:

```
LIBRARY LEEE:
USE I EEE, STD_LOGIC_1164 ALL;
ENTITY control 1 IS
 PORT ( clk. cr : IN STD LOGIC:
     ST. K : IN STD LOGIC:
     Z1, Z2, Z3, Z4, Z5 : OUT STD LOG
END control_1 ;
ARCHI TECTURE one OF control
 TYPE sb IS ( s0, sl, sc.
                           (53, 54)
 SI GNAL ss: sb :
BEGI N
 PROCESS ( cr. cl k )
 VARI ABLE yd. 32 y3, y4, y5 . STD DOGI (
 BEGIN V
          y2: =' 0' ; y3: =' 0' ; y4: =' 0' ; y5: =' 0' ;
   v1: =
 IF cr = '0' THEN ss<=s0:
                                            -- 低电平时为初始态
 ELSEE clk' EVENT AND clk='1' THEN
  CASE ss IS
                                            -- 用 CASE 语句和 IF 语句
   WHEN SO =>
                                            -- 来实现状态纤彩
    IF ST = '1' THEN ss <=s1: END IF:
   WHEN s1 \Rightarrow v1:= '1': ss <= s2:
   WHEN s2 => y3: = '1'; ss <= s3;
   WHEN s3 => y4: = '1'; ss <= s4
   WHEN s4 => v2:='1':
    IF K = '1' THEN ss<= s2: v5:='1':
     ELSE ss<= s0: END IF:
   WHEN OTHERS => ss<=s0:
 END case:
END IF:
Z1<=y1; Z2<=y2; Z3<=y3; Z4<=y4; Z5<=y5;
END PROCESS: END one :
```





例 7.3.5 根据图 7.24 所示 8 位串行数字锁的 ASM 图,用 VHDL 语言描述的代码如下:

```
LI BRARY I EEE:
USE I EEE. STD_LOGI C_1164 ALA
USE I EEE, STD LOGIC BASI GNED, ALL:
ENTITY control_2 IS
 PORT ( clk , Clm IN STD_LOGIC
        st.fr% read : IN STD_LOGIC
         , M. B : IN STD_LOGIC
           , Z1, Z2 OUT STD LOCIC.
                A : OUT STD LOGIC VECTOR(3 DOWNTO 0)):
END control 2:
ARCHITECTURE one OF control_2 IS
 TYPE ss IS ( TO, T1, T2, T3, T4);
                                          -- 定义状态机
 SIGNAL state: ss ;
                                          -- 定义状态变量
BEGI N
PROCESS ( clrn, clk )
 VARIABLE cont : STD LOGIC VECTOR(3 DOWNTO 0):
IF clrn ='0' THEN state<=T0; cont:="0000";</pre>
 ELSIF clk'EVENT AND clk='1' THEN
                                         -- 用 CASE 语句和 IF 语句
  CASE state IS
                                          -- 来实现状态转移
   WHEN TO=> cont: ="0000"; Z1<='0'; Z2<='0';
            IF st='1' THEN state<=T1; END IF;
   WHEN T1=> IF try='1' THEN state<=T3;
              ELSIF b='0' THEN state<=T3;
              ELSIF read='1' THEN state<=T1; cont:=cont+1;
              ELSIF M='0' THEN state<=T1:
```



```
ELSE state<=T2;
END IF;
WHEN T2=> IF read='1' THEN state<=T3;
ELSIF try='0' THEN state<=T2;
ELSE state<=T4;
END IF;
WHEN T3=> state<=T0; Z2<='1';
WHEN T4=> state<=T0; Z1<='1';
WHEN OTHERS => state<=T0;
END IF;
A<=Cont;
END ORSE;
```

基于 CPLD/FPGA 的数字系统设计中常采用有限状态机的 从法来实现。由于可编程逻辑器件的逻辑资源、连接资源和 I/O 资源有限,故器件的速度和代配也是有限的。在具体的设计中,往往由于条件限制,各个最优化目标相互会产人冲突。这时就需要牺牲一些次要的要求来满足主要方面的设计要求。

在对系统进行调试的过程中,应该同时考虑办估检查和性能的测试,即系统的可观测性。一个系统除了引脚上的信号外,系统内心的状态也是需要进行测试的,如果输出能够反映系统内部的状态,即可通过输出信义率测到系统内部的信息,那么该系统是可观测的。如果输出信号不能完全反映系统内流放成态,那么这个系统是不可观测的或者是部分不可观测的。这就需要建立和设计观测化的、将不可观测的系统接换为可观测的系统,才能保证对系统设计性能的检查和测量达到要求。

现代的 EDA 开发、几乎, 般都提供了常用的优化设计和仿真测试工具,为设计系统提供了方便。系统的设计通常需要经过反复的修改、优化才能达到设计要求。对设计要求、限定条件、优值则进行反复权衡利数。所中、构思和创造以达到设计意图。设计者不是用艺术的表。进行表达,而是用工程的语言来描述设计思想,在 EDA 工具的帮助下完成数字系统设计。

### 7.4 FPGA 系统的设计优化

设计优化就是在设计中没有达到用户要求的情况下对其进行的一些改进,以满足设计 要求或者进一步提高系统的性能。只有理解设计才能优化设计,在设计进行优化时,需要 充分理解设计的特点,对设计做出合理且完备的约束和设置,找出影响设计优化的关键所 在,才能在优化工作中有的放矢,事半功倍。

利用 EDA 工具进行数字系统的设计过程中,大量采用 IP 模块的调用和硬件描述语言的设计,让设计者使用与工艺无关的、高层次抽象的描述方式来设计数字系统的模型,然后由综合工具进行优化和综合,在指定的 FPGA 器件中成功适配。由于设计者在 HDL 中的描述思想、描述方式和采用的设计技术直接影响到系统模型的建立和综合的结果,成设计者要对所设计的硬件电路功能十分消楚,合理安排电路的数据流和控制逻辑,构思 RTL



级电路体系结构,用适当的综合工具能理解的 HDL 语言描述出来。哪些 HDL 语言的描述 可以综合,决定于具体的综合工具,因此 FPGA 设计的优化效果与 EDA 工具、HDL 的描述方式、FPGA 的结构之间有着紧密联系。评价 个 HDL 描述的质量, 上要看该 HDL 是否能够与综合工具配合,按设计者的构想合理地生成硬件电路。

在实际设计中,硬件资源和速度是一对矛盾的需求。要求设计的系统同时具有所用的 资源最少,运行的速度最高是不现实的,只有兼顾资源与速度,在成本和性能之间有所取 舍,才能够达到电子产品的要求。本节介绍 FPGA 设计的优化,包括资源(即面积)优化、 速度优化、系统的同步设计及 Ouartus II 工具软件中的优化设置。

#### 7.4.1 资源优化

在集成电路设计领域中,硬件资源(即面积)是指设计消耗的逻辑资源数量。设计过程中,由于资源数量限制造成系统不能在目标器件中实现,则需对资源利用进行优化。逻辑资源数量是衡量 FPGA 规格的重要指标,FPGA 的资源包括、逻辑单元(LE)、RAM 块、I/O 引脚、DSP 块、锁相环、布线资源及各种硬 IP 核等。流源的、规模大的高端 FPGA 往往要比低端产品贵出数倍甚至数十倍。因此,尽量均约为于面积就显得尤为重要。

在满足性能要求的前提下,通过"面积优化"可以使用规模更小的可编程逻辑芯片, 从而降低系统成本,改善电路性能,降低器化功能,为以后的技术升级留下更多的可编程 资源,方便添加和升级产品的功能。

尽量减少系统所耗用的硬件资源也是设计者进行电路设计时所追求的目标。设计中最根本、最行之有效的优化方法基本设计输入(即 HDL 设计 )进行优化,在设计逻辑代码时,设计者对 HDL 的语言观则和电路行为的理解分别,将使设计描述的编码风格直接影响 EDA 软件工具的综合结果。对于不同的 FPGA 结构,也有一些不同的优化,这需要设计者在深刻理解器胜处的同时,多做一些外风累。

VHDL 仅含的语句非常丰富,不同的描述可以实现同样的逻辑功能。但应注意,实现同样功能的不见描述,可能在综合出的电路规模上存在差异,也就是说,对资源的利用率有所不同。下面就有关 VHDL 编码描述方面的资源优化进行介绍。

#### 1. 资源共享

资源共享能够明显减少系统所耗用的器件资源, 节省面积, 降低功耗。尤其是将一些耗用资源较多的模块进行共享, 能有效降低整个系统耗用的资源。在设计一个数字系统时经常会遇到同一模块反复调用的情况。该结构占用的资源非常多, 这类模块往往是算术模块, 如乘法器、多位加法器等, 系统资源大部分被它们占用。这时, 在电路结构上进行优化设计可使器件资源利用率大幅度提高。

例 7.4.1 设计一个电路, 实现如下功能: 当 sel 0 时, Result - A0\*B; 当 sel=1 时, Result = A1\*B; A0, A1, B的宽度可变, 本例中定义为 8 位。其 VHDL 描述的代码如下;

LIBRARY LEEE:

USE IEEE std\_logic\_1164.all;

USE I EEE std\_logic\_unsigned.all;

ENTITY mux mult IS

由上面 VHDL 描述的电路功能通过 EDA 工具的综合后, 得到 RTL 结构图, 如图 7.30 所示。先调用两个乘法器运算, 然后由选择器选择输出。



如果将上例电路的功能保持不变,只对结合体中的 VHDL 描述方式进行修改,其结构体中的 VHDL 代码旅行:

```
ARCHITECORE rtl OF muxmult IS

signal temp: std_logic_vector(7 downto 0);

BEGIN

process(sel, AO, AI, B)

begin

if(sel = '0') then temp <= AO; else temp <= AI;

end if;

result <= temp * B;

end process; END rtl;
```

以上重新 VHDL 描述的代码经过 EDA 工具的综合,得到另一个 RTL 结构图,如图 7.31 所示。在图 7.31 中,使用 sel 信号选择 A1、A0 为乘法器的输入,B 信号固定为乘法器的另一个输入。与图 7.30 相比,输出结果没有任何改变,然而却节省了一个乘法器,使得整个设计占用的资源有了较大减少。






图 7.31 先选择后乘的 RTL 结构图

#### 2. IF 条件语句的使用

在描述组合逻辑电路时,应使用完整的 IF 条件语句结构。以为不完整条件语句的使用会引入不必要的寄存器元件,既浪费逻辑资源,又降低处设的工作速度,影响电路的可靠性。例如,用 IF 条件语句设计一个纯组合电路的比较器,故比较以下两例。

```
例 7.4.2 不完整条件语句的描述代码如下:
```

#### 例 7.4.3 完整条件语句的描述代码如下:


```
LIBRARY IEEE;
USE IEEE std_logic_1164.all;
ENTITY zh2 IS
PORT ( A, B : IN std_logic;
Q: OUT std_logic);
END zh2;
ARCHITECTURE a OF zh2 IS
BEGIN
process(A, B)
begin
IF A>B THEN Q <= '1';
ELSIF A<B then Q <= '0';
ELSE Q <= '1'; end if;
end process; END a;
```

例 7.4.2 中末提及当 A B 时, Q 做何操作,结果导致了一个不完整条件语句, VHDL





综合器对此解释为, 当条件 A-B 时 O 保持原值, 这意味着必须给 O 配置 · 个锁存器。其 综合结果的 RTL 结构图如图 7.32(a)所示。例 7.4.3 中, IF 条件语句包括了 A 和 B 的所有 情况 FO 的赋值行为,从而综合结果的 RTL 结构图如图 7.32(b)所示,为简洁的组合电路。



CASE 语为描述的代码可读性较好,因为它把条件中所有可能出现的情况全部列出来 了,可执行条件。目了然,且条件句的次序并不重要,所以是常用的条件语句之一。因为 它的执行过程更接近于并行方式, 故一般地综合后, 对于相同逻辑功能的 CASE 语句比 IF 语句(顺序条件语句)的描述耗用更多的硬件资源。

另外, Quartus II 有时对 NULL 会出现擅自加入锁存器的情况, 在用 CASE 语句描述 组合逻辑电路时,应尽量避免使用 NULL 来表示未用条件下的操作行为,改用确定操作。

例 7.4.4 CASE 语句描述的组合逻辑电路代码如下:

```
LI BRARY I EEE:
USE IEEE std logic 1164. all:
ENTITY ab case IS
PORT ( A, B : IN std_logic;
       sel : IN std_logic_vector(1 downto 0);
          Q : out std_logic);
END ab_case;
ARCHITECTURE a OF ab case IS
BEGI N
```





```
process(A, B) begin
    case sel is
    when "00" => Q<=A and B;
    when "11" => Q<=A or B;
    when others => Q<='0';
    end case:
end process;
END a:
```

如图 7.33 所示为 CASE 语句描述的 RTL 结构图,图 7.33(a)为未使用 NULL 操作行为的 RTL 结构图,它是一个组合逻辑电路;图 7.33(b)为使用 NULL 操作行为的 RTL 结构图,它包含了一个锁存器的电路。




图 7.33 CASE 语句描述的 RTL 结构图

#### 4. 进程中的赋值语句

信号可以作为设计实体中并行语句模块间的信息交流通道,是具有全局性特征的数值 容器。通过信号完成进程之间的通信,可以保证结构体中多个进程能够并行同步运行,此时信号相当于在电路内部定义的节点。但是在进程中对信号赋值不同的描述会产生不同的综合结果,如以下两例子。



#### 例 7.4.5 VHDL 描述的代码如下:

```
LI BRARY I EEE:
USE IEEE, std_logic_1164, all;
ENTITY ab process IS
PORT ( clk, din ; IN std_logic;
          Qout : out std logic):
END ab process:
ARCHITECTURE a OF ab_process 1S
signal tm : std logic:
BEGI N
process(clk) begin
if clk event and clk='1' then
   tm<=din : Oout<=tm:
                                   11/1/1/1/
 end if:
end process; END a;
例 7.4.6 VHDL 描述的代码如下:
..... ( 与例 7.4.5 相同)
process(clk) begin
 if clk event and clk='1' then
   tm<=din:
end if:
   Qout<=tm
end process: END as
```

虽然以上两个例子都欲描述 D 触发器的逻辑功能, 中域会的结果却不同。例 7.4.6 综合的结果为 D 触发器。而例 7.4.5 综合的结果为两个 D 被发器构成的 RTL 结构图, 如图 7.34 所示。




图 7.34 两个 D 触发器构成的 RTL 结构图

因为进程语句本身属于并行描述语句,只要进程中定义的任 · 敏感信号发生变化,进程可以在任何时刻被激活,而所有被激活的进程都是并行运行的。例 7.4.6 中的两个赋值语句 tm <= din 和 Qout < tm 都在 IF 语句中,它们的执行都依赖于时钟条件,即这两条赋值语句在同一个时钟触发下并行执行。在 个时钟周期内,din 不可能将值传到 Qout。实际运行中,tm 被更新的值是上 · 时钟周期的 din,而 Qout 被更新的值也是上 · 时钟周期的 tm。例 7.4.6 中的 Qout < tm 在 END IF 语句之后,它与 IF 语句的执行具有顺序/并行性,其执行不依赖于时钟条件,此时 tm 信号相当于在电路内部定义的节点,tm 直接传输到输出端 Qout。



前面主要探讨 VHDL 的描述对资源优化的影响。在 FPGA 设计中资源优化还包括各种资源利用之间达到一种平衡,最大限度地发挥器件的功用。现在 FPGA 器件中已经内嵌了许多专用硬件模块(如 RAM、硬件乘法器、锁相环 PLL 等),不用就是一种浪费。所以在设计时应充分了解器件中各项资源利用情况,包括逻辑单元(LE)、RAM 块、I/O 单元、DSP 乘法块等,以平衡资源的使用。对于同一种功能,用不同资源的不同实现方法,都可以达到资源优化的目的。例如,实现乘法功能,如果采用逻辑单元实现,需要的资源较多,就要考虑用其他方法,如移位寄存器或 ROM 查表方式来实现;也可以使用 FPGA 内部的专用硬件模块(DSP 和 RAM 块)来实现。如果专用硬件模块资源不够用,而 LE 资源丰富,同样也可以用 LE 去实现这些专用硬件模块。各种资源的合理利用对系统设计性能的提高有很大帮助。

#### 7.4.2 速度优化

速度是指设计结果在芯片上稳定运行时所能达到的最高级率,这个频率由设计的时序 状况决定。与设计满足的时钟周期、建立时间、保持时间和时钟到输出延时等众多时序特 征向最密切相关。面积和速度是一对对立统一的不同一之两个指标贯穿着 FPGA 设计的 始终。科学的设计方法应该是在满足设计时序设置。也含对设计最高频率的要求)的前提 下,占用最小的芯片面积,或者在所规定的它以面积。定的情况下,使设计的时序余量更 大。工作速度最高。这两种目标充分处理、面积和速度平衡的思想。

面积和速度这两个设计指标、人地(是不一样的。相比之下,满足时序、工作频率的要求更重要一些一般")速度与"家源设计要求不能同时争一种"则采用速度优先的原则。当设计需要的逻辑资源远小平 FGA 提供的逻辑资源数时、就可以考虑通过逻辑复制和并行处理技术等一系列手段本展高设计时序,也就是所谓的"面积换速度",用面积的复制换取速度的提高。 大学师的 FFGA 不但为条笔设计师们提供了足够多的设计资源,而且也给"面积换速度"过一提高工作时序的方法程识了支持。速度优化的设计基于面积换速度的设计展开和系统有电升转换、流水线设计和乒乓操作等。

#### 1. 串并转换

串并转換是 FPGA 设计的一个重要方法,它是数据流处理的常用手段,也是面积与速度互换思想的直接体现。例如,如图 7.35 所示为串并转换实现并行高速处理示意图。输入数据流的速率设定为 450Mb/s,FPGA 中数据处理模块的速度最大若为 150Mb/s,则用FPGA 的数据处理模块的数据存吐量不能满足要求。在这种情况下利用"面积换速度"的思想,首先复制三个数据处理模块,将输入数据进行串并转换,然后利用这三个数据处理模块并行处理分配的数据,最后将处理结果并串转换输出,满足外部输入/输出数据流的数据速率要求。

从图 7.35 可以看出,将串行转换为并行, 般是通过逻辑复制和并行工作方式,从而提高整个设计的数据存吐率。其本质就是以低速模块的复制即资源的消耗,换取系统的工作速率。数据流串并转换的实现方法多种多样,根据数据的排序和数量的要求,也可以选用寄存器、RAM 等实现。对于复杂的串并转换,还可以用状态机实现。

## EDA 技术及数字系统的应用




图 7.35 串并转换实现并行高速处理示意图

#### 2. 流水线设计

流水线设计是速度优化中最常用的设计手段。现代高速数字信号处理器、高速通信系统、高速采集系统、高速导航系统、高速搜索系统中、超离不开流水线设计技术。在数字信号处理领域、芯片需要处理的数据量很大,从《满足所要求的功能并且具有很好的实时性,就要求采用新的设计方法来提高芯片的成高、种速度。在系统设计中采用流水线设计技术,可以充分利用硬件内部的并行性。提高证证时间内的数据处理能力,它能显著地提高所设计系统的运行速度上限。

如果某个设计的处理流程分分。 步骤,而且整个数据处理是"单流向"的,即没有反馈或者迭代运算,前一个步骤的输出是下一个步骤的输出。则可以考虑采用流水线设计方法来提高系统的工作起来。流水线的各个部分就从"山"装配车间的传送带,并行地进行处理,使系统的吞吐率得到极大的提高。下面以上算机的微处理器 CPU 对指令操作的程为例说明流水线设计分水的原理。

在没有流入线设计的微处理器中对每余指令的操作通过数据通路可被划分为 : 个步骤(即: 个单元电路): 取指令(F)、指令译码(ID)和指令执行(EXE)。这 : 个步骤遵循计算机运行的时序。如图 7.36 所示为指令的操作步骤和时序。



图 7.36 指令的操作步骤和时序


图 7.36(b)给出了 CPU 操作的时序。每个单元电路对指令的操作都有一定的延时,分 別为  $t_{\rm IF}$ 、 $t_{\rm ID}$ 和  $t_{\rm EXE}$ ; CPU 对 条指令的操作时间为各个步骤的总和。在这种情况下,两条指令运行的间隔时间即最小时钟周期  $T_1$  应该是  $T_1 \ge t_{\rm IF} t_{\rm ID} \cdot t_{\rm EXE}$ ; 执行 N 条指令需要的总时



间为 NT<sub>1</sub>。这里有 个问题,就是数据(指令) 旦流过数据通道上某个单元电路,直到下 个新数据到来前它都不再被使用。这样,单元电路在完成了它的指定工作后,将处于空闲 状态。流水线设计就是企图使用其他的数据流控制方式来清除这些空闲时间。

图 7.37(a)给出了如何将数据通路改为三级流水线的方法。整个 CPU 逻辑依然被分为 取指令、指令译码和指令执行三个部分,只是在每个步骤(单元电路)上加上了触发器或寄 存器,将组合逻辑的单元电路转换成相同逻辑功能的流水线设计,用于控制每级数据流出, 充分利用流水线设计数据通路上流水线电路部件的每个时钟周期,并行处理多条指令,以 最大限度地开发电路的潜能。

由于寄存器由同一时钟信号 CP 控制,每个单元电路将同时接收数据(前一级单元的输出数据)。数据流特性可用时间图表示、图 7.37(b)所示。对这个具有流水线操作的系统,可以选择一个新的时钟(CP)周期  $T < T_1$ ,取  $T = \max(I_1 r, I_1 r)$ , $I_1 r < I_2 r < I_3 r$ ,即可保证最慢的单元电路有足够的处理时间。这也是该流水线所能采用的最快的时钟制度。流水线完成一条指令的时间是 3T. 这比  $T_1$  要长。但流水线的速度优势只有在一个海指令序列通过系统时才能显现出来。



如果要运行 一个有 N 条指令的程序,对于流水线处理模式的 CPU 需要花费时间为 37+(N 1)7\* (N+2)7;它小于无流水线模式的 CPU 处理时间 N7,(R 7-7);可以看出流水线处理的速度提高了。流水线的时钟周期通常依赖于最慢电元电路的处理速度,为了让流水线进一步提高速度,其方法之 是增加慢速单元电路的速度即降低单元电路的延时,以投商流线的时钟频率;另一种方法是增加流水线的级数,来降低时钟周期。流水线的级数 越多,减少的延时就越显著,当然由于存在"瓶颈"现象,流水线的级数不能太多,时延也不可能无限减少,一般流水线的级数都在 10 级以内。






图 7.38 流水线中的指令流

流水线处理方式之所以频率较高,其代价是消耗了一些资格等源,它是面积换取速度思想的义。种具体体现。但是对于有着丰富寄存器资源的XPGA来说,流水线设计技术是一个非常好的提高芯片工作速度的选择。因为FPG、1分 个逻辑元件都包括:个触发器,这个触发器或者没有用到,或者是用于存储仓线资源。采用流水线有可能将一个复杂操作分解成。些小规模的基本操作,将。电中间从一路在寄存器中,并在下一个时钟周期内继续运算。

在 FPGA 设计过程中,流水线技术设计用寄存器(或触发器)将一条长路径切分成几段小路径,从而达到提高工作速率设计,。假设原路径延迟为 1,加入两级流水线并且路径切割均匀,则路径延时可以减少到分13,使系统速度可以建高到原来的 3 倍左右。

流水线设计的一个关键位置整个设计时序的卷牌变排,要求每个操作步骤的划分合理,即分解的每个操作少骤的延时不能差别较大。 F面以 8 位全加器的设计为例,对比流水线设计和非流水线设计的性能。

例 7.4.7 减流水线 8 位全加器的 VHD 4 描述的代码如下:

```
USE I EEE. std_l ogi c_1164. all;
use I EEE. std_logic_unsigned.all;
ENTITY adder4_8 IS
   PORT(clk: in std logic:
       a0. a1. a2. a3 : in std logic vector(7 downto 0):
       yout : out std_logic_vector(9 downto 0));
END adder 4 8:
ARCHITECTURE one OF adder4_8 IS
   signal t0, t1, t2, t3 : std_logic_vector(7 downto 0);
   signal addtmp0, addtmp1 : std_logic_vector(8 downto 0);
BEGIN
process(clk) begin
   if(clk'event and clk='1') then
                                           -- 输入数据缓存
      t0 \le a0; t1 \le a1; t2 \le a2; t3 \le a3;
   end if:
end process:
addtmp0 <= '0'&t0 + t1;
                                              两个8位数相加
```

LI BRARY FEEE:



```
addtmp1 <= '0'&t2 + t3;
process(clk) begin
  if(clk'event and clk = '1') then -- 输出带有触发器
  yout <= '0'&addtmp0 + addtmp1;
end if;
end process; END one;
```

如图 7.39 所示为上例经过综合器综合后的 RTL 结构图,从中可清楚地看出全加器的输入和输出都带有触发器。




图 7.39 非流水线 8 位全加器的 RTL 结构图

#### 例 7.4.8 流水线 8 位全加器的 VHDL 描述的代码如下:

```
LIBRARY IEEE:
USE IEEE std_logic_unsigned.all;
USE IEEE std_logic_unsigned.all;
ENTITY pipeadd4_8 IS
PORT(clk: in std_logic;
a0,a1,a2,a3: in std_logic_vector(7 downto 0);
yout: out std_logic_vector(9 downto 0));
END pipeadd4_8:
ARCHITECTURE pipelining_one OF pipeadd4_8 IS
signal t0,t1,t2,t3: std_logic_vector(7 downto 0);
signal addtmp0.addtmp1: std_logic_vector(8 downto 0);
BEGIN
```



## EDA 技术及数字系统的应用

```
PROCESS(clk) begin
    if(clk'event and clk='1') then
        t0 <= a0; t1 <= a1; t2 <= a2; t3 <= a3; -- 输入数据缓存
    end if;
END PROCESS(clk) begin
    if(clk'event and clk = '1') then
    addtmp0 <= '0'&t0 + t1; -- 两个8位数相加,并缓存
    addtmp1 <= '0'&t2 + t3;
    yout <= '0'&addtmp0 + addtmp1; -- 输出带有触发器
    end if:
    end process; END plpelining_one;
```

如图 7.40 所示为上例经过综合器综合后的 RTL 结构图,从中可清楚地看出在全加器中间加入了 2 个触发器,输入和输出都带有触发器。




图 7.40 流水线 8 位全加器的 RTL 结构图

将上述两例设计综合到 Aitera 的 EPIC3T100A8 器件中,测试它们的最大工作频率,如图 7.41 所示。图 7.41(a)为非流水线 8 位全加器最大工作频率测试界面,最大工作频率为 190.91MHz;图 7.41(b)为流水线 8 位全加器最大工作频率测试界面,其最大工作频率为 243.66MHz。







(a) 非流水线

(b) 流水线

图 7.41 8位全加器最大工作频率测试界面

#### 3. 乒乓操作




图 7.42 乒乓操作示章图

乒乓操件的最大特点是通过输入和输出数据选择开关按节拍、相互配合的切换,将经过缓冲的数据流发有停顿地监判运算处理单元进行运算与处理。把乒乓操作模块当作一个整体,从输入数据端和输出参据端这两端看数据,输入和输出数据流都是连续不断的,没有任何停顿,因此非常适合对数据流进行流水线式处理。所以乒乓操作常常应用于流水线式贷法,完成数据的无缝缓冲与处理。并且乒乓缓存结构实际上相当于一个双口 RAM,这样还可以节约缓冲区空间。

另外,巧妙运用乒乓操作还可以用低速模块处理高速数据流。在图 7.42 中,将数据缓冲模块采用双口 RAM(DPRAM),并在每个数据缓冲模块后引入 级数据预处理模块,这个数据预处理根据需要可以是各种运算。通过双口 RAM 这种缓存单元,实现了数据流的



# EDA 技术及数字系统的应用

串并转换,这两个数据预处理模块以并行工作方式处理分流的数据,这与串并转换设计方 法相同,可以用低速的预处理模块实现高速数据流的处理,也是面积与速度互换原则的又 一个体现。

#### 7.4.3 系统的同步设计

同步电路和异步电路是数字电路的两种基本电路结构形式。异步设计的核心电路是由 组合逻辑电路构成的,这类电路的输出信号不依赖于任何时钟信号。异步电路最大的缺陷 就是会产生毛刺。同步设计的核心电路是由各种触发器构成的。这类电路的任何输出都是 在某个时钟的边沿驱动触发器产生的。所以,同步设计可以很好地避免毛刺的产生。

对 FPGA 的同步设计可理解为所有的状态改变都由一个 上时钟触发,而对具体的电路形式表现为所有的触发器的时钟端都接在同一个 上时钟上。一个系统的功能模块在内部可以是局部异步的,但是在模块间必须是全局同步的。 CPU 是一个同步设计的典型实例,就是所有电路都与一个系统主时钟同步,主时钟是系统的心野、学育在与慢速的外设传送数据时需要插入等待周期,但它的输入/输出理论上仍然是从时钟同步驱动的。

在专用芯片(ASIC)的设计过程中,同步设计,微元17年步设计占用更多的资源,但是在FPGA 设计过程中并不是这样。FPGA 内部的设计单元是 LE,每个 LE 里面既包括了实现异步电路需要的查找表资源,也包括了实现与少电路需要的寄存器资源。单纯地使用异步电路也不会节省触发器的资源。或水流,使用同步设计电路,并不会带来 FPGA 资源的浪费。但是全同步的设计对于 FPGA 的人具验证是有好处的。因为电路的所有动作都是由相同的时钟边沿来触发,可以减少这个设计的延迟,提高了练的工作频率。

同步数字电路系统在"冷火"占绝对优势的, 火煮剂自它设计所有能想象到的数字电路。 其频率可以从直流致另一个吉赫兹。同步电路与异步电路相比有以下优点。

- (1) 同步电路能企勘度、电压、过程等数变化的情况下保持正常的工作,而异步电路的性能通常和环境温度、工作电压及化。过程有关。
- (2) 同步电路具有可移植性,易于采用新技术或更先进的技术,而异步电路很难重用和维护。
- (3) 同步电路能简化两个模块之间的接口,而异步电路需要握手信号或令牌标记才能确保信号的完整性。
- (4) 用 D 触发器或寄存器设计同步电路,可以消除毛刺和同步内部歪斜的数据,而异步电路就没有这个优点,且很难进行模拟和排错,也不能得到很好的综合。

同步电路也有缺点,因为需要时序器件,它与异步电路相比将会消耗更多的逻辑门资源。但由于现在的 FPGA 芯片已做到几百万门,故不必太在意这一点。因此尽量避免用异步电路而采用同步电路进行设计。

#### 1. 时钟信号

数字电路中, 时钟是整个电路最重要、最特殊的信号。其特点如下。

(1) 系统内大部分器件的动作都是在时钟的跳变沿上进行,这就要求时钟信号时延差要非常小,否则就可能造成时序逻辑状态出错。



- (2) 时钟信号通常是系统中频率最高的信号。
- (3) 时钟信号通常是负载最重的信号, 所以要合理分配负载。

因此在FPGA 这类可编程器件内部 般都设有数量不等的专门用于系统时钟驱动的全局时钟网络。这类全局时钟网络时延差特别小、信号波形畸变小,并且负载能力特别强,任何一个全局时钟驱动线都可以驱动芯片内部的触发器。

若想掌握时钟设计方法,首先需要了解建立时间和保持时间的概念。在触发器的时钟 工作沿(上升或下降)到来前它的数据端应该已经稳定,这样才能保证时钟工作沿采样到数 据的压确性,这段数据稳定不变的时间, 称为建立时间。保持时间是指在触发器的时钟工 作沿(上升或下降)到来以后,数据稳定不变的时间,如果保持时间不够,数据同样不能被 打入触发器。如图 7.43 所示为定义建立时间和保持时间,波形表示触发器的数据输入应遵 守建立时间和保持时间的效率条件。否则触觉器形法正确转取数据。




图 7.43、定义建立时间和保持时间

对于时钟信号,一般可分为全国的钟、门控时钟和多数逻辑时钟等几种类型。


在一个设计项目中, 全局的钟(或同步时钟)是验商单和最可预测的时钟。FPGA 设计中, 最好的时钟是由去们的全局时钟输入引脚争动单个主时钟去控制设计项目中的每一个触发器, 只要有可能就应是量在设计项目下系列全局时钟。FPGA 器件中都具有专门的全局时钟引脚, 它能是供器件中最短的时钟到输出的延时。对于需要多时钟的时序电路, 最好班用一个编念是它们的时钟频率公倍数的高级主时钟。

门控时钟就是连接到触发器时钟端的时钟来自于组合逻辑。应尽量避免门控时钟的毛刺产生。每当用组合逻辑来控制触发器时,通常都存在着门控时钟。如果设计满足下述两个条件,则可以保证时钟信号不出现危险的毛刺,门控时钟就可以像全局时钟一样可靠下作。

- (1) 驱动时钟的逻辑必须只包含一个"与门"或一个"或门"。如果采用任何附加逻辑, 在某些工作状态下会出现竞争产生的毛刺。
- (2) 逻辑门的一个输入作为实际的时钟,而该逻辑门的所有其他输入必须当成地址或 控制线,它们遵守相对于时钟的建立和保持时间的约束。

使用门控时钟的好处就是可以大大地降低电路的动态功耗。门控时钟通过一个使能信号控制时钟的开关。当系统不工作时可以关闭时钟,整个系统处于非激活状态,这样就能够在某种程度上降低系统功耗。

多级逻辑时钟就是当产生门控时钟的组合逻辑超过 级,即超过单个的"与门"或"或 门"时,该设计项目的可靠性将变得很差。在这种情况下,即使伤真结果没有显示出冒险



现象, 但实际上仍然可能存在危险, 所以不应该用多级组合逻辑直接作为触发器的时钟端。

下面给出了一个不可靠的门控时钟的例子,说明门控时钟可能有毛刺产生,这对设计 电路的可靠性有很大的影响。然后通过改变电路的连接结构,将门控时钟转换成全局时钟 以改善设计电路的可靠性。

如图 7.44 所示为不可靠的门控时钟电路和仿真。图中 3 位同步加法计数器的输出 RCO 用来作为触发器的时钟端,由于计数器的多个输出都起到了时钟的作用,这就违反了可靠门控时钟所需的条件之一。我们并不能保证在 FPGA 器件内部 QA、QB、QC 到 D 触发器的布线长短一致,因此 RCO 线上会出现毛刺。为了避免 RCO 信号出现危险的毛刺对 D 触发器的影响,将不可靠的门控时钟转换为全局时钟,即把 RCO 信号 D 触发器的使能端相连接,D 触发器的时钟端由全局时钟 CLK 驱动。如图 7.45 所示为可靠的门控时钟电路和仿真。图中 RCO 信号出现的毛刺仍然存在,但是只要毛刺不出现在时钟上升沿,就不全影响 D 触发器的数据输入,从而提高了电路的可靠性。




图 7.44 不可靠的门控时钟电路和仿直波形

稳定可靠的时钟是保证系统可靠工作的重要条件,设计中不能够将任何可能含有毛刺的输出作为时钟信号,并且尽可能只使用一个全局时钟,对多时钟系统要特别注意异步信号和非同源时钟的同步问题。


#### 2. 组合逻辑的同步设计

信号在 FPGA 器件内部通过连线和逻辑单元时都有一定的延时,延时的大小与连线的 长短和逻辑单元的数目有关,同时还受器件制造 L 艺、 L 作电压、温度等条件的影响。信 号的高低电平转换也需要一定的过渡时间。一般情况下只要多路信号的电平值发生变化, 组合逻辑必将产生毛刺。将组合逻辑的输出直接连接到 D 触发器时钟输入端、消零端或者 置位端口的设计方法可能会使系统出错。

电路布线长短不同造成各端口输入信号延时不 致,有竞争冒险,会产生毛刺。分立 元件之间存在分布电容和电感可以滤掉这些毛刺,所以用分立元件设计电路时,很少考虑




竞争冒险和毛刺问题。但是 FPGA 内部没有分布电容和电感,不能滤掉任何毛刺(哪怕只有 Ins)。只要多路输入信号有变化(经过内部走线),组合逻辑必将产生毛刺。因此在 FPGA 设计中,判断逻辑电路中是否存在冒险及如何避免冒险是设计者必须考虑的问题。




通过改变电路的设计,破坏毛刺产生的条件,从而减少毛刺的发生。例如,在数字电路设计中常常之用格雷码计数器取代普通的,进制计数器,这是因为格雷码计数器的输出每次只有一位变化,可消除竞争冒险的产生条件,避免了毛刺的发生。

任何组合电路、反馈电路和计数器都可能是潜在的毛刺信号发生器。毛刺并不是对所有的输入都有危害。例如,D触发器的输入端D,只要毛刺不出现在时钟的上升沿。并且满足数据的建立和保持时间,就不会对系统造成危害,可以说D触发器的输入端对毛刺不敏感。对于一般情况下产生的毛刺,可以试用D触发器来消除。但用D触发器消除时,有时会影响到时序,需要考虑很多问题。所以要仔细地分析毛刺产生的来源和毛刺的性质,采用修改电路或其他办法来彻底消除。

在前面章节图 7.27 和图 7.28 中, 已经介绍了利用 D 触发器实现异步输入信号的同步 化电路。在图 7.27 中是对异步输入信号上升沿的检测。 若改变输出信号连接,就可实现对输入信号下降沿的检测,如图 7.46 所示。实现对输入信号上升/下降沿的同时检测,如图 7.47 所示。





FPGA 设计中经常会遇到需要分频的情况,通常情况下的做法是先用高频时钟计数,然后使用计数器的某一位输出作为工作时钟进行其他的逻辑设计。这样不规范的 VHDL 描述方法如下:

```
PROCESS (clk)BEGIN

IF (clk'event and clk='1') THEN

If rt='1' then count<=(others=>'0'):

ELSE count<=count+1; end if:

END PROCESS:

PROCESS (count)BEGIN

If (count(3) 'event and count(3) ='1') THEN

f_out<=din: end if:

END PROCESS:
```

在上述的第 1 个 PROCESS 描述中,首先计数器的输出结果(count(3))相对于全局时钟clk 已经产生了 定的延时(延时的大小取决于计数器的位数和所选择使用的器件 L 艺);而



在第2个PROCESS 描述中使用计数器的 bit3 作为时钟,那么 f\_out 相对于全局时钟 clk 的 延时将变得不好控制。布局布线器最终给出的时序分析也是不可靠的。因此需要对第2个PROCESS 进行修改,其正确的 VHDL 描述如下;

```
PROCESS (clk) BEGIN

IF (clk'event and clk='1') THEN

IF (count (2 DOWNTO 0) ="111") THEN

f_out<=din; END IF;

END PROCESS;
```

#### 3. 多时钟系统的同步设计

假设存在这样一个多时钟系统,如图 7.48(a)所示。时钟 LLA\_A 用以钟控触发器 A\_dff, 时钟 CLK\_B 用以钟控触发器 B\_dff, 由于触发器 A\_dff 驱动有进入触发器 B\_dff 的组合逻辑,故时钟 CLK\_A 的上升指相对于时钟 GLK\_B 的上升指有建立时间和保持时间的要求。可以看到,电路中有两个独立的时钟、在它(之间的建立时间和保持时间的要求是不能满足的。为了解决这个问题必须将电路心化。图 7.48(b)的电路中增加了一个触发器 C\_dff、新的触发器 C\_dff、由触发器 B\_dff的建立体操技术。保证触发器 C\_dff、简单结准统力,保证触发器 C\_dff、简单结准统力,使证触发器 C\_dff、简单结准统力,使证触发器 C\_dff、简单结准统力,使证触发器 C\_dff、简单结准统力,使证触发器 C\_dff、简单结准统计算




图 7.48 多时钟系统及其同步设计

## EDA 技术及数字系统的应用

在许多应用中只将异步信号同步化还是不够的, 当系统中有两个或两个以上非同源时 钟时, 数据的建立和保持时间是很难得到保证的。最好的解决办法是将所有非同源时钟同 步化。使用 FPGA 内部的锁相环模块是 一个很好的方法。如果不用 PLL, 当两个时钟的频 率比是整数时, 同步的方法比较简单; 当两个时钟的频率比不为整数时, 处理方法要复杂 得多。这时需要使用带使能端的 D 触发器, 并引入一个高频时钟(频率高于系统中的所有 源时钟), 便可以达到使系统中所有源时钟同步的效果。

如图 7.49(a)所示为非同源时钟的同步化电路。电路中有两个不同源时钟,一个为 3MHz,另一个为 5MHz,分别驱动不同的两个触发器。为了保证系统能够稳定工作,现引入一个 20MHz 的时钟,将 3MHz 和 5MHz 时钟同步化。图中的 D 触发器及紊随其后的非门和与门构成了时钟上升沿检测电路,检测电路的输出分别被命名为 3M-EN 和 5M-EN。把 20MHz 的后频时钟作为系统时钟,输入到所有触发器的时钟端。同时让 3M-EN 和 5M-EN 控制所有触发器的使能端。这样就实现了任何非同源时钟的同步化。如图 7.49(b)所示为非同源时钟的同步化电路的价值波形。




图 7.49 非同源时钟的同步化电路及仿真

#### 4. 数据接口同步

数据接口同步又称为异步时钟域数据同步, 顾名思义, 就是指如何在两个时钟不同步



的数据域之间可靠地进行数据交换,即跨时钟域传送。 个数据通信设备在与外部进行信息交换时, 般通过数据接口进行。在数据接口中主要传输两类信息;数据和时钟。有时只有数据信息而没有时钟信息,这时时钟信息将由接收端从接收数据流中提取出来。数据接口的设计取决于应用场合。复杂的接口可包括物理层、链路层等,简单的只包括物理层,即物理结构与信号方式的定义(信导的传输方式)。

上而介绍了单位信号的同步,就是利用两个触发器的串联来组成同步器,从某个时钟 域传来的信号应先通过原时钟域上的一个触发器,然后不经过两个时钟域间的任何组合逻 辑,直接进入同步器的第一个触发器中,这一要求非常重要,因为同步器的第一级触发器 对组合逻辑所产生的毛刺非常敏感。一个经同步后的信号在两个时钟周期以后就成为新时 钟域中的有效信号。所有的其他单位信号的同步都是以这样最简单的同步电路为基础实 现的。

然而在许多应用中, 跨时钟域传送的不只是简单的信号/ 数畴急线、地址总线和控制 总线都会同时跨域传输。如果简单地用同步单位信号的方法。如同步多位信号的每一位, 就会出现多位数据的不一致。为了避免这一问题的出现,必须采用与单位信号不同的方法 来完成多位信号的同步。常用以下方式解决异状脉钟或数据同步传输的问题。

#### 1) 握手信号字现数据的跨时钟域

握手信号机制是异步系统之间通信的基本方式,在处理不同时钟之间的接口时,可以 采用这种方式,但需要注意的是设计或一个行细分析握手和应答信号有效持续的时间,确 保采样数据的正确性。例如,种业或线站构可以让一个以上的电路请求使用单个的总线, 用种裁方法来决定哪个电路可以获得总线的访问权,对个处路都发出一个请求信号,由种 裁逻辑决定谁是"赢家"、实胜的电路会收到一个人会上表示它可以访问总线。

根据不同的设计结束和不同的设计标准,以从两到三个握手信号实现数据在不同时钟之间的传递,不知的握手信号越多,从一个时钟到另外一个时钟所需要的延迟也越多,同时数据传递次也越准确。

对于许多没有限制的传输,经常使用两个握手信号就足以使数据在两个时钟之间准确的传递,发送方将数据挂载在总线上,然后置位"请求"的握手信号。该"请求"的握手信号和过两个节拍的同步器传递给数据接收方。"为数据接收方采集到"请求"仓被置位时,开始采集总线上的数据(此时总线上的数据至少应该保持两个目的时钟周期),同时接收方开始置位"响应"握手信号。"响应"握手信号经过两个节拍的同步器传递给发送方,发送方检测到"响应"信号后就可以改变总线上的数据了。

#### 2) 利用 FIFO 实现数据的跨时钟域

在许多情况下,数据在跨越时钟域时需要"堆积"起来,因此使用单个保持寄存器无法完成工作。例如,一种情况是某个传输电路猝发式发送数据,接收电路来不及采样。另一种情况是虽然接收电路采样速度超过传输电路发送数据的速度,但采样的数据宽度不够。这些情况就要使用 FIFO。

目前各种器件中提供的双时钟 FIFO 宏单元很好地提供了对异步双时钟的访问,单元的内部有协调两个时钟的电路,确保读写的止确性。可以利用这个器件完成数据的同步。 一般使用双口 RAM、FIFO 级有的方法完成异步时钟域的数据转换,最常用的缓存单元是

## EDA 技术及数字系统的应用

DPRAM(双口 RAM), 在输入端口使用上级时钟写数据, 在输出端口使用本级时钟读数据, 这样就非常方便地完成了异步时钟域之间的数据交换。

FIFO 是对各种应用十分有用的数据结构,利用 FIFO 也是解决许多类型的数据传输最好的方法之一。对于数据的延迟不可测或变动,需要建立同步机制,可以用一个同步使能或同步指示信号。另外,使数据通过 DPRAM 或者 FIFO 的存取,也可以达到数据同步的目的。

如图 7.50 所示为异步 FIFO。用一个异步 FIFO 或双口 RAM,数据可以在任意时间问 隔从输入端口写入数据,在输出端口读取数据。由于用 FIFO 实现有限尺寸的任意队列,需要一定的控制来适当防止溢出,所以要预先设置 FIFO 的深度和 FIFO 的握手控制。



#### 7.4.4 优化设置与分析

FPGA 设计的优化效果与,EDA (以)、HDL 的描述分别、FPGA 的结构之间有着紊密 联系。前面对于设计优化的思想、设计原则和方法以有了分别。以下将给出 Quartus II 工具软件中优化设置及时充分析方法。

### 1. Settings 设置

在 Quartus I 软件菜单栏中选择 "Assignments"\"Setting..."命令就可打开一个设置 控制对话框,如图 3.14 所示。可以使用 Setting 对话框对工程、文件、参数等进行修改, 还可设置编译器、仿真器、时序分析、功耗分析等。在前面第 3 章 3.5 节(设计优化及其他 设置)已有介绍。

在 Setting 对话框 Category 栏中双击 Analysis&Synthesis 项目,使其展开。如图 7.51 所示。可以对使用 VHDL 和 Verilog HDL 的版本进行设置。Quartus II 的集成综合器完全支持 VHDL 和 Verilog HDL 语言,并提供控制综合过程的选项。支持 Verilog-1995 标准(IEEE 1364-1995)和大多数 Verilog-2001 标准(IEEE 1364-2001),还支持 VHDL1987 标准(IEEE 1076-1987)和 VHDL1993 标准(IEEE 1076-1993)。

在图 7.51 所示的分析与综合参数设置对话框中,最优化技术(Optimization Technique) 区域是由 Speed(速度)、Balanced(平衡)和 Arca(面积)三个单选按钮构成。选中 Speed,综合器将使用更多的逻辑资源去保证综合结果的性能,实现最高工作频率;如果选中 Arca,则综合器将尽量使用最少的逻辑资源,而牺牲电路的处理速度;Balanced 选项是由综合器来平衡面积与速度,是介于 Speed 和 Arca 之间的折中选项。





图 7.51 "Analysis&Synthesis" 对话框

在 Settings 对话框的 Category 栏中,选择 Frick Settings 项目,可以进行布局布线参数设置,即适配(Fitter)设置。在时序设置部分建设了设计约束后,在布局布线设置选项中,建议使用时序驱动编译(Timing\_driver\_comphation)选项中的优化保持时间(Optimize Hold timing)。在布局布线的努力程度(Fitter Elorit)中有:种选项, Standard Fit(标准)、Fast Fit(快速)和 Auto Fit(自动)。标准模式下面线器的努力程度最高、迅速模式下可以靠约 50%的编译时间,但是时序性能会受到一定的影响;自动模式下面线器在性能达到要求后自动降低其努力程度,以平衡设计的复态时钟频率和编译时间。

选择 Timing Analysis Settings 下的 Classic Funing Analyzer Settings 项目,如图 3.22 所示,可以进行地方的来及设置。在 Settings、可括框中还可以进行其他设置:仿真设置、功率分析设置、编译设置等。

#### 2. 检查设计可靠性

在 Settings 对话框的 Category 栏中,选择 Design Assistant 项目,如图 7.52 所示。Design Assistant 是用于指定检查设计时要使用的设计可靠性准则。它根据一组设计规则检查设计的可靠性,确定是否存在可能影响布局布线或设计优化的任何问题。如果有问题,可以在编译处理信息窗口中显示。

#### 3. 查看编译结果

在运行时序分析后,通过选择"Processing\Compilation Report"命令,在弹出的报告 窗口中查看编译报告来了解设计中的细节,确定问题所在。

首先在 Compilation Report 窗口中,选择 Fitter F的 Summary 项目,如图 7.53 所示。从中可以了解设计中资源的使用情况,在设计优化中提出更合理地资源分配。为了进一步查看各资源使用情况的细节,可选择 Fitter F的 Resource Section 项目。






图 7.52 Design Assistant 设置



图 7.53 编译报告窗口

为了查看 IO 的时序分析结果,并判断其是否满足设计的要求,可通过选择 Fitter F 的 Timing Analyze 项目,如图 7.54 所示。在时序分析报告窗口中列出了时钟建立和保持的时序信息,以及"tsu"、"tco"、"th"等 IO 时序参数。

在时序报告的列表中选择某个路径行,右击,在弹出的菜单中选择"List Path"命令,就可以以文本方式显示该路径的时序构成;如果选择"Locate \ Locate in Chip Planner"命令就可以在平面布局图中直观地显示路径的延时。这样可以较为清楚地判断出其关键路径,便于分析设计。





图 7.54 时钟到输出延时 tco

## 7.5 移位相加 8 位硬件乘

实现:进制乘法器的电路有多种方法,一种是由套合逻辑电路(与门、或门和非门)构成的乘法器,它虽然工作速度较快,但占用,PLD 的资源较多,难以实现多位乘法;另一种是基于 PLD 器件外接 ROM 九九表的乘法器,则无法构成片上系统(SOC),不很实用。本节介绍 8 位二进制乘法的硬件算法。不同于前面两种乘法器电路,是由一个加法器和移位寄存器构成的以时序逻辑方式运行的 8 位硬件乘法器。

### 7.5.1 硬件乘法器的设计思想

硬件乘法器的乘法底理是通过逐项移位相如的方法来实现的。下面通过具体的两个 : 进制数值的乘法运算过程即多次加法和移位来进行说明。例如,两个 3 位 :进制数 171 和 701 进行乘法。

1101	被乘数:	13(十进制)
× 1001	乘数:	9 (十进制)
1101		
0000	部分积	
0000		
 1101		
 1110101	乘积:	117(十进制)

先观察乘数的每 · 位,从最低位开始,若最低位是 1,则被乘数被复制到下面,否则 复制为全 0,复制下来的数值较前 个数值左移 位。最后,将复制的数值相加,它们的 和就是乘积。两个 n 位 : 进制数相乘的结果最多可以有 2n 位的 : 进制数。

为了实现硬件乘法器,根据上面乘法的计算过程可以得出三点:一是只对两个三进制数进行相加运算,并用寄存器不断地累加部分积;三是将累加的部分积左移(复制的被乘数不移动)。三是乘数的对应位若为0,则对累加的部分积不产生影响(不操作)。



#### 7.5.2 硬件乘法器的实现




图 7.55 8 位二进制乘法器的 ASM 图

LIBRARY IEEE;
USE IEEE STD\_LOGIC\_1164. ALL;
USE IEEE STD\_LOGIC\_UNSIGNED. ALL;
ENTITY multi\_lpm IS
GENERIC( WIDTHd: INTEGER :=8;
WIDTHD: INTEGER :=8);
PORT (clk. clrm.st: IN STD LOGIC:

-- 设置被乘数位数参数 -- 设置乘数位数参数





```
d: IN STD LOGIC VECTOR(WIDTHd 1 DOWNTO 0):
                                                               - - 被乘数
       b: IN STD LOGIC VECTOR(WIDTHD 1 DOWNTO 0):
                                                               A: OUT STD LOGIC VECTOR( WIDTHd+WIDTHb-1 DOWNTO 0):
                                                               -- 乘积
       z: OUT STD LOGIC );
                                               -- 运算结束指示
END multi lom:
ARCHITECTURE one OF multi_lpm 1S
   TYPE ss IS ( s0, s1, s2, s3 ):
                                               -- 定义状态机
   SIGNAL state: ss:=s0:
                                               -- 定义状态变量
   SIGNAL n: INTEGER RANGE WIDTHS DOWNTO O:
                                                             -- 乘数位数
   SI GNAL q: STD_LOGI C_VECTOR( WI DTHd+WI DTHb DOWNTO 0);
                                                             -- 累加寄存器
   SIGNAL t : STD LOGIC VECTOR( WIDTHD-1 DOWNTO 0 ):
BEGI N
   PROCESS (clk, clrn)
                                               -- 此进程描述状态转移
   BEGI N
     IF clrn= '0' THEN state<=s0:
     ELSIF (clk'EVENT AND clk= '1') THEN
                                                   CASF 语句和 IF 语句
      CASE state IS
                                                  来实现状态转移
        WHEN s0=> IF st='1' THEN
                   state<=s1:
                  END IF:
        WHEN s1=> state<=s2:
        WHEN s2=> IF n =0 THEN state
                    ELSE state <= st
                  END IF:
        WHEN s3=> state<=s0
        WHEN OTHERS => state = s0.
       END CASE:
      END LE.
      END PROCESS
   PROCESS (clk)
                                               -- 此进程描述寄存器操作
      VARIABLE cont STD LOGIC VECTOR ( WI DTHd DOWNTO O).
   IF (CIN EVENT AND clk= '1') THEN
      CASE state IS
       WHEN sO=> n<=WIDTHb :
          t <=b; z<='0'; q<=(0THERS=>'0');
                                                      -- 定义初始值
         cont (WLDTHd DOWNTO 0): -'O'&d(WLDTHd-L DOWNTO 0): -- 增加被乘數位数 1 位
       WHEN s1=> n<=n-1;
           IF t(0) = '1' THEN
           q(WI DTHd+WI DTHb DOWNTO WI DTHb) <-q(WI DTHd+WI DTHb DOWNTO WI DTHb)
                                         + cont ( WI DTHd DOWNTO 0) ;
           END IF:
       WHEN s2=> + (WLDTHb- 2 DOWNTO 0 ) <=+ ( WLDTHb- 1 DOWNTO 1) + + (WLDTHb- 1) <=+ 0 + +
            q(WI DTHd+WI DTHb 1 DOWNTO 0) <=q(WI DTHd+WI DTHb DOWNTO 1);
            q(WI DTHd+WI DTHb) <= '0';
       WHEN s3=> z<=' 1'
           q( WI DTHd+WI DTHb DOWNTO 1) <=q(WI DTHd+WI DTHb 1 DOWNTO 0).
            A<=q( WI DTHd+WI DTHb-1 DOWNTO 0);
                                                           -- 输出乘积
      END CASE:
     END IF:
   END PROCESS:
END one:
```

此硬件乘法器采用参数化的 VHDL 描述,由两进程的状态机来实现,一个进程描述状态转移,另一个进程描述寄存器操作。累加寄存器 q 的位数为 WIDTHd(被乘数位数)+WIDTHb(乘数位数)+I, 其中 q 的高位段(WIDTHd+1)进行数的累加,然后向 q 的低位进行移位(右移),形成部分积。当计数器 n 減到 0 时,乘法过程结束。在寄存器操作进程中,由于使用的是时钟同步工作方式,其操作都是在下一个状态完成的,因此在乘法结束进入 S3 状态下,需要对累加寄存器 q 进行左移 位,并将寄存器 q 中的乘积结果输入到乘积输出端 A。此参数化硬件乘法器模块图如图 7.56 所示。图 7.57 所示为 8 位。进制乘积输出端 A。此参数化硬件乘法器模块图如图 7.56 所示。图 7.57 所示为 8 位。进制乘乘数的仿真波形。从图中可以看出,当启动信号 ST 由低变高时,采集对应的被乘数 d 和乘数 b,并且开始进行乘法运算,输出端 Z 为结束标志信号,Z 为上跳脉冲时,表示乘法运算的结果即输出端 A[15.0])为止确的乘积,如 105×25=2625。




图 7.57 8 位二进制乘法器的仿真波形

## 7.6 十字路口交通信号的控制系统


十字路口交通信号的控制系统既适用于十字路口汽车行驶的交通控制,也适用于行人自助通过道路的交通管理。

#### 7.6.1 系统的功能要求

十字路口的示意图如图 7.58 所示。该系统的功能要求:在十字路口有上干道(A 方向)



和支干道(B 方向),安装有红、黄、绿三色信号灯,指挥车辆安全高效地通行。Ca、Cb 分别为 A、B 方向检测车辆的传感器输出信号。当某方向道路有汽车时,或者行人需要通过道路时,某方向传感器输出为高电平(Ca=l 或 Cb=l)。在初始情况下,A 方向绿灯亮,B 方向红灯亮。台 A、B 两方向只有一方向有车并请求通行时(即传感器为高时),该方向通行:在其他情况下,A、B 两方向的车辆轮流通行。上下道 A 方向的通行时间(Ga 绿灯亮)为  $T_1$ (50s),支干道 B 方向的通行时间(Gb 绿灯亮)为  $T_2$ (30s),另外黄灯亮的时间为  $T_1$ (4s)。



该系统的结构图如图 7.59 所示,也不知器和三个受控制的定时器组成。三个定时器分别确定主于道、支于道通行时间及企具停车(黄灯亮)时间、 21、 22、 23 分别为这些定时器的工作使能信号,当 21、 22、 23 分别为这些定时器的状态输出信号,当定财器计数结束时,这些输出化量为 1。输入信号有 reset 复位信号、clk 秒时钟信号,Ca 和 Cb 为传感器的输入信号。 Ra、Ya、Ga 和 Rb、Yb、Gb 分别为 A 方向和 B 方向红、 36 经灯的输出信号系



图 7.59 交通信号控制系统的结构图

#### 7.6.2 控制器算法设计及实现

按照十字路口交通信号的控制系统的要求和结构图,列出控制器的算法流程图(或 ASM 图),如图 7.60 所示。




图 7.60 交通信号控制系统的算法流程图

根据该系统结构图和算法流程图,在 EDA 开发软件的支持下,可以进行可编程器件的设计。先要选择设计输入方式,本设计采用分层描述,用图形输入方式来描述交通信号控制系统的项层文件,如图 7.61 所示。它用框图形式表明了控制器模块(control\_jt)和三个定时计数器模块(timel\_50、time2\_30、time3\_4)之间的逻辑关系。每个模块的功能(底层文件)用文本输入方式进行描述。以下为各模块的 VHDL 描述。






图 7.61 交通信号控制系统的原理图(顶层文件)

```
LIBRARY I EEE;
USE I EEE. STD_LOG C=1164. ALL
ENTITY control It IS
   PORT(clk. reset . IN STD_LOGI
          ca, cb : IN STD_LOGIC
        c1, c2, c3 : IN STD_LOGIC ;
          z1, z2, z3 : OUT STD_LOGIC;
          Ga, Ya, Ra : OUT STD_LOGIC;
          Gb, Yb, Rb : OUT STD_LOGIC );
END control_jt:
ARCHITECTURE behave OF control_jt IS
   TYPE ss IS (s0, s1, s2, s3);
   SIGNAL state : ss;
BEGI N
 PROCESS(clk)
   BEGI N
     IF reset='1' THEN state<=s0;
     ELSIF(clk'event AND clk='1') THEN
        CASE state IS
          WHEN sO=> IF (w1='1' and ca='1') THEN
                     state<=s1: END 1F:
          WHEN s1=> IF w2='1' THEN
                     state<=s2; END IF;
```

1. 控制器模块(control it)

```
WHEN s2=> IF (w3='1' and cb-'1') THEN
                     state<-s3. END IF:
          WHEN s3=>IF w2-'1' THEN
                     state<-s0; END IF;
        FND CASE:
      END LF:
 END PROCESS
   z1<- 1 WHEN state-s0 ELSE '0'.
   z3<- 1 WHEN state-s1 OR state-s3 ELSE '0'.
   z2<- 1 WHEN state=s2 ELSE '0':
   Ga<- 1 WHEN state-s0 ELSE '0'.
   Ya<- 1 WHEN state-sl ELSE '0':
   Ra<- 1 WHEN state-s2 OR state-s3 ELSE '0',
   Gb<= 1 WHEN state=s2 ELSE '0'.
   Yb<= 1 WHEN state=s3 ELSE '0':
                                te=sl ELSE 'O'
   Rb<= 1 WHEN state=s0 OR state=s1 ELSE 'O'
END behave:
2. 定时器模块
-- 定时器 1 为 50s
LIBRARY LEEE.
USE I EEE, STD LOGIC 1164, AL
ENTITY count_50 IS
PORT( clk: IN STD LOGIC
       ena. IN STD LOGIC.
       c: OUT STD LOGIC);
END count_50.
ARCHI TECTURE behave OF count
BEGIN \
 PROCESS(CI'k)
  VARI ABLE cnt: INTEGER RANGE 49 DOWNTO 0:
 BEGI N
   IF (clk EVENT AND clk-'1') THEN
    IF ena= 1 AND cnt <50 THEN cnt -cnt+1,
      ELSE cnt: =0:
     END IF:
   END IF:
   IF cpt =49 THEN c<='1':
     ELSE c<= 0';
   END IF:
 END PROCESS;
END behave:
  定时器 2 为 30s
LI BRARY I EEE:
USE 1 EEE. STD LOGIC 1164. ALL;
ENTITY count 30 IS
```



```
PORT( clk: IN STD LOGIC:
        ena: IN STD LOGIC:
         c: OUT STD LOGIC).
 END count _30;
 ARCHI TECTURE behave OF count 30 IS
 BEGI N
 PROCESS(clk)
  VARIABLE ont INTEGER RANGE 29 DOWNTO 0:
 BEGI N
   IF (clk EVENT AND clk='1') THEN
     IF ena- 1 AND cnt <30 THEN cnt =cnt +1.
     ELSE cnt: -0:
     END IF:
   END IF
   IF cnt = 29 THEN c<='1':
    ELSE c<= 0 .
   END IF.
 END PROCESS:
END behave.
-- 定时器 3 为 4s
LI BRARY I EEE.
USE LEEE STD LOGIC 1164.
ENTITY count_4 IS
PORT( clk : IN STD_LOGTO
      ena : IN STD LOGIC
        C · OUT STD LOGIC)
END count 4:
ARCHI TECTURE behave OF
BEGIN \
 PROCESS (CYK)
  VARIABLE ont: INTEGER RANGE 3 DOWNTO 0:
 BEGI N
   IF (clk EVENT AND clk='1') THEN
       IF ena- 1 AND cnt <4 THEN cnt =cnt +1;
        ELSE cnt:=0.
       END IF:
   END IE:
   IF cnt =3 THEN c<=' 1':
     ELSE c<= 0':
   END IF:
 END PROCESS.
END behave:
```

对于图 7.61 所示的交通信号控制系统的原理图和各功能模块的源文件经过编译和仿 真,确定正确无误后,可由 EDA 开发工具生成该系统的目标文件,然后下载数据,编程 器件。




#### 数据采集系统设计 77

### 7.7.1 系统的功能要求和设计思想

在工业控制领域中,将模拟信号转换为数字信号及将数字信号转换成模拟信号已成为 计算机控制系统中不可缺少的环节。本节介绍可编程逻辑器件在模数转换(A/D 转换)、数 模转换(D/A 转换)及数据采集与处理中的设计方法。

数据采集系统主要实现的功能是,通过模数转换器 ADC0809 对 8 路通道的模拟信号 进行循环测量,将测量的数据进行保存、处理和显示。数据处理功能主要实现对采集的数 据进行 2 倍放大、1/2 的缩小和保持数据不变等,并且将处理后的数据输入到 DAC0832 进 行数模转换。

本系统主要由 三部分组成, 数据输入单元, 数据处理控制单 元和数据输出单元, 如 图 762 所示。



1. 数据输入单方

数据输入单元是通过 ADC0809 来实现 A/D 装换, 转换后的数字量传送到由 FPGA 构 成的数据处理控制的xx中。ADC0809是CMOS的一个逐次逼近型8位A/D转换器,片内 有 8 路模拟身人, 对控制 8 个模拟量的输入。ADC0809 的精度是 8 位, 转换时间大约为 70us,含有锁存控制的 8 路开关,输出有三态缓冲控制,5V 单电源供电。FPGA 与 ADC0809 接口电路如图 7.63 所示。

其中, FPGA IO 接线中的端口 1~8 接收 ADC0809 转换的 8 位数据: 端口 9 为 ADC0809 提供启动控制信号 START, 一个正脉冲过后 A/D 开始转换: 端口 7 接收 ADC0809 转换结束信号 EOC(上升沿脉冲);端口 11 为 ADC0809 提供输出使能信号 OE,当 OE 电 平由低变晶时,打开输出锁行器,将转换结果的数字量送到数据总线上:端口 12 为 ADC0809 提供地址锁存控制信号 ALE(高电平有效); 端口 13 为 ADC0809 提供时钟信号 CLOCK, 其时钟频率 般不高于640kHz; 端口14~16 为 ADC0809 提供 8 路模拟信号开 关的 3 位地址信号(A2A1A0)。

ADC0809 A/D 转换过程是在启动信号 START 一个正脉冲作用后开始转换的。模拟信 号送入某一个输入端(IN0~IN7)是由三位地址信号 A2A1A0 选择,并由 ALE 锁存地址信 号。当开始 A/D 转换时,转换结束指示信号 EOC 变为低电平,经过大约 70us 后, A/D 转 换结束时, EOC 产生上升沿脉冲变为高电平。若输出使能信号 OE 为高电平,则打开三态 缓冲器,将转换好的8位数据送至数据总线,至此ADC0809的一次A/D转换结束。






图 7.63 FPGA 与 ADC0809 独口原理图

### 2. 数据输出单元

数据输出单元是将数字信号转换为模拟。等,采用 DAC0832 来实现 D/A 转换。 DAC0832 是 CMOS 的 8 位 D/A 转换器 计构包含 8 位输入寄存器、8 位 DAC 寄存器和 8 位 D/A 转换器。DAC0832 行两线锁水器:第一级为输入寄存器,第二级为 DAC 寄存器,可以工作在双缓冲方式下。到了64岁 DAC0832 接线图分




图 7.64 DAC0832 接线图

其中,FPGA 接线中的端口  $1\sim8$  是向 DAC0832 的数据输入端 $(D0\sim D7)$ 送入 8 位数据;端口 9 提供 DAC0832 数据锁存允许控制信号 ILK(高电平有效);端口 7 提供 DAC0832 的 控制信号(低电平有效); 片选信号 CS、数据传输控制信号 X fer 和 DAC 寄存器写选通信号 WR。由于 DAC0832 的 D/A 转换周期为  $1\mu$ s,因此每次向 DAC0832 的数据输入端输送数据的间隔时间应大于  $1\mu$ s。



### 3. 数据处理控制单元

数据处理控制单元是由 FPGA 器件来实现,可完成对采集的数据进行 2 倍放大、1/2 的缩小和保持数据不变等处理及数据的保存和显示。因此, 主要由控制模块、数据处理模块、显示模块和存储模块等组成。数据处理模块是对采集的数据进行处理,对数据放大 2

S0 ALE=1, START=0 K1 0 SI START-1 S2 EOC 0 OE 1 输出数据 K2

图 7.65 ADC 控制模块的 ASM 图

倍就是对数字信号进行左移一位,缩小 1/2 就是对数字信号进行右移一位;显示模块 上要实现对输入通道数和采集的数据进行显示;存储模块包括FIFO 或 RAM,实现对采集数据的保存。由于 FPOA 中的嵌入式存储块构成的存储器等。是不够大,若采集的数据较多,及在 FPGA 外部的存储器中保护。ADC 控制模块是数据输入单元、数据输出单元和其他模块,完成系统的功能要求。

### 7.7.2 ADC 控制模块设计

ADC 控制模块的电路符号如图 7.66 所示, 其 VHDL 描述的功能如下:

LI BRARY I EEE:

USE I EEE, STD LOGIC 1164, ALL:

USE I EEE. STD\_LOGI C\_UNSI GNED. ALL;

USE I EEE. STD\_LOGI C\_ARI TH. ALL;

ENTITY contro\_ADC0809 IS



```
PORT (clk.eoc: IN STD LOGIC: -- CLK 为系统时钟, EOC 为 ADC0809 转换结束信号
         abc in :IN STD_LOGIC_VECTOR(2 DOWNTO 0); -- 地址输入
         d : IN STD LOGIC VECTOR(7 DOWNTO 0): -- ADCO809 输出的采样数据
         k1, k2 : 1N STD LOGIC: -- K1 为该模块启动输入, K2 为定点/循环采样控制
         start, ale, oe: OUT STD_LOGIC;
                                           -- ADC0809 控制信号
         abc_out : OUT STD_LOGIC_VECTOR(2 DOWNTO 0); -- ADCO809 模拟信号地址
         gout : OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); -- 输出数据
END contro ADC0809:
ARCHITECTURE behav OF contro_ADC0809 IS
   TYPE ss IS ( s0, s1, s2, s3, s4);
                                                     -- 定义状态
   SIGNAL s_state : ss: =s0;
   SIGNAL regl : STD LOGIC VECTOR(7 DOWNTO 0):
                                                     -- 中间数据寄存信号
   SIGNAL og : STD LOGIC VECTOR(2 DOWNTO 0):
BEGI N
 PROCESS( clk. eoc )
 BEGI N
   IF clk EVENT AND clk='1' THEN
                                 al e<=
    CASE s state IS
      WHEN SO=> IF k1='0' THEN systartess1; alec='1'. END IF:
      WHEN s1=> s_state<=s2; start = 1';
      WHEN s2=> IF eoc='0' TMEN s_state<=s3; END IF;
      WHEN s3=> IF eoc='1' THEN
                                                    - - 检测 EOC 的上升沿
           s state<=s4. END IF.
      WHEN s4=> s_state<-s0, oe<='1', regl<=d)
           IF k2-'0' THEN qq<-qq+1, END YE
      WHEN OTHERS => state<=s0:
     END CASES
    END IF.
   END PROCESS,
   gout <- regl;
   abc_out <= abc_i n WHEN k2='1' ELSE qq;
END BEHAV:
```




图 7.66 ADC 控制模块的电路符号



在上面 ADC 控制模块的 VHDL 描述中,由于使用时钟同步进程 E作方式,在每个状态中的操作都是在下一个状态进行输出,ADC 控制模块的时序仿真如图 7.67 所示。




图 7.67 ADC 控制模块的时序仿真


S0 为初始状态,对各个控制信号进行初始化,在 K1 (\*\*\*) 低电平有效作用下进入 S1 状态;在 S1 状态产生 ALE 信号的上升沿,锁存模拟通道的地址信号;在 S2 状态下产生 START 信号。启动 AD 转换;在启动转换后,AD 9809 使 EOC 处于低电平,进入 S3 状态;S3 状态下等待 AD 转换结束信号 EOC [10.6]。 转换为商电平,状态机进入 S4 状态,产生 OE 输出信号,并将 ADC0809 转换的数减输出。当 K2 为 1 时,由地址输入信号 abc\_in 指定 ADC0809 某一个模拟信号输入输出下 K2 为 0 时,自动对 ADC0809 的 8 个模拟信号输入输进行循环数据采集。每完成 从 AD 转换,都产业以 k冲 OE 信号,因此 OE 信号 可用于与其他进程之间通信的信号。例如, 存格转换数据入入存储器中,可将此信号作为标志,以通知存储器进程减极决进行读写操作。

### 7.8 多功能函数信号发生器

### 7.8.1 信号发生器的功能和设计思想

多功能函数信号发生器能够产生递增锯齿波、递减锯齿波、三角波、阶梯波、方波和正弦波等多种输出信号。该信号发生器的结构框图,如图 7.68 所示。其中 K0~K5 为信号选择开关,选择信号产生模块输出的信号。信号产生模块有递增锯齿波模块(Isaw)、递减锯齿波模块(Dsaw)、三角波模块(Delta)、阶梯波模块(Ladder)、方波模块(Square)和正弦波模块(Sin)等,这些信号的产生可以有多种方式,如用计数器直接产生信号输出,或者用计数器产生存储器的地址,在存储器中存放信号输出的数据。信号发生器的控制模块(sig\_control)是由数据选择器实现对这 6 种信号的选择。最后将波形数据送入 D/A 转换器,如 DAC0832 将数字信号转换为模拟信号输出。用示波器测试 D/A 转换器的输出,可以观测到 5 种信号的输出。





### 7.8.2 各功能模块设计

下面是该发生器各功能模块的 VHDL 描述。

### 1. 递增银齿波模块

```
LIBRARY I EEE;
USE I EEE. STD_LOGI C_1164. ALL;
USE I EEE. STD_LOGI C_UNSI GNED. ALL;
ENTITY isaw I S
PORT(clk,clrn: IN STD_LOGIC; --clk时钟信号,clrn 复位信号 q: OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); --8位数据输出
END isaw:
ARCHITECTURE a OF isaw I S
BEGI N
PROCESS(clk,clrn)
VARIABLE tmp: STD_LOGI C_VECTOR(7 DOWNTO 0);
```



```
BEGIN

IF clrn ='0' THEN tmp: = "00000000";

ELSE IF clk'event AND clk ='1' THEN

IF tmp="11111111" THEN tmp: ="00000000";

ELSE tmp: =tmp+1; END IF; -- 递加运算

END IF;

END IF;

q<-tmp:
END PROCESS:
END a;
```

### 2. 递减锯齿波模块

```
LIBRARY LEEE:
USE TEEE. STD_LOGIC_1164. ALL;
USE I EEE, STD LOGIC UNSIGNED, ALL.
ENTITY isaw IS
 PORT( clk, clrn. IN STD LOGIC;
                                                时钟信号, clrn 复位信号
      q : OUT STD_LOGIC_VECTOR(7 DOWNTO Q) ). -- 8 行数据输出
END isaw :
ARCHITECTURE a OF isaw IS
BEGIN
 PROCESS(clk, clrn)
  VARIABLE tmp STD_LOGIE_VECTOR(7 DOWNTO Q_).
 BEGI N
   IF clrn = 0 THEN TMP - "11111111" . .
    ELSE IF clk 'event AND clk =' 1' TAEN !
      IF tmp= '00000000" THEN tmp = '11111111" .
      ELSE tmp - tmp-1 : END 1F.
    END I,F:
   END YA
   g<=t mp
 END PROCESS:
END a ;
```

### 3. 三角波模块

```
LIBRARY IEEE:
USE IEEE STD_LOGIC_1164. ALL:
USE IEEE STD_LOGIC_UNSIGNED. ALL:
ENTITY delta IS
PORT(clk, clrn:IN STD_LOGIC;
q:OUT STD_LOGIC_VECTOR(7 DOWNTO 0)):
END delta;
ARCHITECTURE a OF delta IS
BEGIN
PROCESS(clk, clrn)
VARIABLE tmp: STD_LOGIC_VECTOR(7 DOWNTO 0);
VARIABLE f: STD LOGIC.
```



```
BEGI N
 IF clrn- 0 THEN tmp. - "000000000".
  FLSLE clk event and clk-'1' THEN
   IF f = 0 THEN
    IF tmp= 1111117" THEN tmp:="111111111": f'='1':
     ELSE tmp -tmp+1. END IF.
    IF tmp-'00000001" THEN tmp'-"00000000"; f -'0';
     ELSE tmp -tmp-1, END IF,
   END LE-
 END IF:
a<-t mp:
END PROCESS:
                                     WELLIKY!
END a:
4. 阶梯波模块
LIBRARY LEFE-
USE LEEE STD LOGIC 1164, ALL:
USE I EEE, STD, LOGI C UNSI GNED, ALL;
ENTITY ladder IS
PORT(clk, clrn . IN STD LOGIC:
             OUT STD_LOGI ( VECTOR (7 DOWNTO 0)).
END ladder :
ARCHITECTURE a OF ladder
 BEGI N
 PROCESS(clk, clrn)
   VARI ABLE t mp: STD_LOGI C_VECTOR (7 DOWNTO 0)
 BEGI N
   IF clrp= 0 THEN tmp ="000000000":
     ELSE I & clk' event and clk=' 1' THEN
        /IF tmp="11111111" THEN tmp: ="00000000";
          ELSE tmp =tmp+16; END IF;
      END IF:
   END IF;
   q<=t mp,
 END PROCESS:
END a:
5. 方波模块
LI BRARY I EEE;
```

: OUT STD\_LOGIC\_VECTOR(7 DOWNTO 0)):

USE IEEE STD\_LOGIC\_1164. ALL; USE IEEE STD\_LOGIC\_UNSIGNED. ALL;

ARCHITECTURE a OF square IS

ENTITY square IS PORT(clk,clrn:IN STD\_LOGIC;

q END square :

```
SIGNAL f: STD LOGIC:
BEGIN
  PROCESS(clk.clrn)
   VARIABLE tmp: STD_LOGIC_VECTOR(7 DOWNTO 0);
  BEGI N
  IF clrn='0' THEN tmp: = "000000000":
    ELSE IF clk' event and clk='1' THEN
     IF tmp="111111111" THEN tmp:="00000000";
      ELSE tmp: =tmp+1: END IF:
     IF tmp<"7000000" THEN f<='1':
       ELSE f <= '0'; END 1F;
    END IF:
   END IF:
                              JA: NAKAHITA
 END PROCESS:
 PROCESS(clk.f)
  BEGI N
   IF clk' event and clk='1' THEN
     IF f='1' THEN o<="111111111":
       ELSE q<="00000000", END IF;
   END IF:
  END PROCESS:
END a:
6. 正弦波模块
LIBRARY I EEE:
USE I EEE. STD_LOGI C- 1164 ALL:
USE I EEE. STD_LOGI WASI GNED. ALL;
ENTITY sin 15
PORT( clk, clyn : IN STD_LOGN
                                               -- clk时钟信号, clrn复位信号
           ,q . OUT INTEGER RANGE 255 DOWNTO O ). -- 8位数据输出
END sin :
ARCHITECTURE a OF sin IS
 BEGI N
   PROCESS(clk, clrn)
     VARIABLE tmp : INTEGER RANGE 63 DOWNTO 0 ;
     IF clrn ='0' THEN q<= 0; tmp: =0;
     ELSE
      IF clk 'event AND clk = '1' THEN
      IF tmp= 63 THEN tmp: =0; ELSE tmp: =tmp+1; END IF;
       CASE tmp IS -- 查表输出
        WHEN 0 \Rightarrow q = 255; WHEN 1 \Rightarrow q = 254;
                                                    WHEN 2 => q<=252 :
        WHEN 3 => q <= 249 : WHEN 4 => q <= 245 :
                                                    WHEN 5 => q<=239 :
        WHEN 6 => q <= 233; WHEN 7 => q <= 225;
                                                    WHEN 8 => q <= 217;
        WHEN 9 => q<=207; WHEN 7 => q<=197;
                                                    WHEN 11 \Rightarrow q <= 186;
        WHEN 12 \Rightarrow q <= 174; WHEN 13 \Rightarrow q <= 162;
                                                    WHEN 14 \Rightarrow q <= 150;
        WHEN 15 => q<=137; WHEN 16 => q<=124;
                                                    WHEN 17 \Rightarrow q <= 112;
        WHEN 18 => q<=99; WHEN 19 => q<=87;
                                                    WHEN 20 \Rightarrow q <= 75;
```

```
<>>
```

```
WHEN 21 => q<=64;
                            WHEN 22 => q<=53;
                                                 WHEN 23 -> 0<-43 :
        WHEN 24 => q<=34;
                           WHEN 25 -> q<-26 :
                                                 WHEN 26 -> q<-19 ;
                                                 WHEN 29 -> q<-4.
        WHEN 27 => q<=13 ;
                            WHEN 28 -> q<-8 ,
        WHEN 30 => q<=1 :
                            WHEN 31 -> q<-0:
                                                 WHEN 32 -> q<-0 :
        WHEN 33 => q<=1;
                           WHEN 34 -> q<-4;
                                                 WHEN 35 -> q<-8,
        WHEN 36 => 0<=13 : WHEN 37 -> 0<=19 .
                                                 WHEN 38 -> q<-26.
        WHEN 39 => q<=34; WHEN 40 -> q<-43;
                                                 WHEN 41 -> q<-53.
        WHEN 42 => q<=64;
                           WHEN 43 -> q<-75;
                                                 WHEN 44 -> q<-87.
        WHEN 45 => q<=99; WHEN 46 -> q<-112,
                                                 WHEN 47 -> q<-124;
                                                 WHEN 50 -> q<-162;
        WHEN 48 => q<=137 : WHEN 49 -> q<=150 :
                                                 WHEN 53 -> q<-197.
        WHEN 51 => q<=174; WHEN 52 -> q<-186;
        WHEN 54 => q<=207;
                            WHEN 55 -> q<-217 ,
                                                 WHEN 56 -> q<-225 ;
        WHEN 57 => q<=233 ;
                            WHEN 58 -> q<-239 .
                                                 WHEN 59 -> a<-245 :
                                                 WHEN 62 => q<-254.
        WHEN 60 => q<=249; WHEN 61 => q<=252;
        WHEN 63 => q<=255 : WHEN OTHERS => NULL
                            WHINKE I
      END CASE:
    END IF:
   END IF:
 END PROCESS ;
END a :
7. 信号发生器的控制模块
USE I EEE, STD LOGIC 1164, ALM
USE I EEE. STD_LOGI C_UNSI GNER ALL:
ENTITY sig_control -15 .
PORT( i saw, dsaw, del t'a, Dadder, square, si n
                                        L'N STD LOGIC.
            - - 递增、递减够占波、 : 角波, 阶梯波, 方波模块和正弦波信号
     do, d1, d2, d3, d4, d5: IN STD LOGIC VECTOR(7 DOWNTO 0);
                 q · OUT STOLOGIC_VECTOR(7 DOWNTO 0)); -- 8 位数据输出
END sig control ;
ARCHITECTURE behave OF sig_control IS
 SIGNAL sel: STD LOGIC VECTOR( 5 DOWNTO 0):
BEGI N
 sel <=i saw&dsaw&del ta&l adder&square&si n;
 PROCESS(sel)
 CASE sel IS
  WHEN "70000" => a<=d0 :
  WHEN "07000" => q<=d1;
  WHEN "00700" => q<=d2;
  WHEN "00070" => q<=d3;
  WHEN "00007" => q<=d4 :
  WHEN "000001" => q<=d5 :
  WHEN OTHERS => NULL;
 END CASE:
 END PROCESS ;
END behave :
```

# EDA 技术及数字系统的应用

该信号发生器的控制模块是由数据选择器实现的,对这6种信号每次只能输出。种波形数据。如果要完成两种波形的线性组合,如方波和正弦波的组合(叠加),只需要在 CASE 语句中加入一条语句:

WHEN "000011" => tmp: ='0' &d4+d5; q<= tmp(8 downto 1);

波形组合是将波形每一时刻的数值相加,为了不超出 DAC0832 的输出范围,输出数据端 g 应做除 2 操作(或右移一位)。

### 7.9 数字频率计设计

### 7.9.1 频率测量方法和原理

频率测量是电子学测量中最基本的测量之 ,由于频率具有抗飞扰性强、易于传输的 特点,故可以获得较高的测量精度。随着电子技术的发展 受到越来越多的关注。

目前,频率测量方法是比较多的。在模拟电路(人)用电路的某种频率响应特性来测量频率,如谐振测频法(用于低频测量)和电板测频法(用于高频测量);利用标准频率与被测频率进行比较来测量频率,如拍频法、示波器、和差频法(用于高频测量)。在数字电路中,最广泛使用的测频方法是计数测频法、一个计数器测频法。

计数测频法又分为两种;直接下数增频法和等精度测频法。直接计数测频法只是简单 地记下单位时间内周期信号的原义次数,其计数值会有到一个的计数误差。此方法的测量精度主要取决于基准时间和计数离的计数误差。等和更纯的是在直接计数测频法的基础上 发展起来的。它的闸门映记不是固定的值,而是被调信号周期的整数倍,即与被测信号同 步,因此它避免了到个价计数误差,并且能达到在整个测试频段的等精度测量。下面介绍 直接计数法测量频率的方法及 FPGA 的变速。

直接计数据 %法的原理如图 7.69 所示。在确定的闸门时间  $T_a$ ,内,记录被测信号的变 化周期数或脉冲个数 $N_a$ ,则被测信号的频率为  $F_a$ = $N_c$ / $T_a$ 。它的计数值会产生1个的计数误差,其测量精度与计数器中记录的数值  $N_a$  有关,高频率的测量精度高,低频率的测量精度容够低。




图 7.69 计数测频法的原理

### 7.9.2 系统要求和结构

本系统为一个7位十进制数字显示的数字频率计,其测量的范围从1Hz到9999kHz。 本系统具有超出频率测量范围指示,以及小数点位置随测量数据自动定位,并且可以进行7位数字和高4位数字显示的转换。



数字频率计的结构如图 7.70 所示,输入端包括系统时钟 clock、复位信号 clm、被测 信号 text in 和显示控制 sk,输出端为数码管显示提供驱动信号,包括数码管的八段码(包 括小数点)和位选信号。在 FPGA 器件中包括分频模块、7 位上进制计数器、数据处理和显 示译码等。分频模块的作用是对系统时钟进行分频,得到两个输出信号,一个是闸门信号 即 0.5Hz(正脉冲和负脉冲宽度各为 1s), 另一个是为显示译码模块提供的显示扫描时钟信 号(大于 50kHz)。7 位上进制计数器是按照上进制加法规律计数,每一位上进制数由 4 位 BCD 码表示。数据处理部分是对 7 位上进制计数器输出的数据进行传输和小数点的定位, 然后输出到动态显示译码模块进行显示。



### 7.9.3 数字频率计实现

进程来完成各个功能模块。 下面是整个数字频率计的

```
LI BRARY I EEE:
USE I EEE, std_logi c_1764 all:
USE IEEE, std logic, unsigned, all:
ENTITY pli_systemis
PORT( clock, thrn ) in std_logi
                                              时钟和复位输入
   text_in std_logic;
                                               被测频率输入
         in std_logic:
                                             显示选择(7位/4位)
                                            -- 指示 kHz 单位
          : out std_logic;
   -- 数码管的 8 段(dp、g、f、e、d、c、b、a) 最高位为小数点
   Display : out std_logic_vector(7 downto 0);
   SEG SEL : buffer std logic vector(6 downto 0)): -- 數码管的扫描驱动
END pli system:
ARCHITECTURE behave OF plj_system IS
 SIGNAL Disp Temp : std logic vector(3 downto 0):
 SIGNAL F1, F2, F3, F4, F5, F6, F7 : std logic vector(3 downto 0): -- 十进制计数器
 SIGNAL bcd1, bcd2, bcd3, bcd4, bcd5, bcd6, bcd7 : std logic vector(3 downto 0):
 SIGNAL Disp_dd : integer range 0 to 6 :
                                                  -- 小数点和位数指示
 SIGNAL Clk_Count1 :integer range 0 to 19999999;
                                                  -- 时钟的分频计数器
 SI GNAL Clk1Hz : std logic:
 SIGNAL Door_Flag : std_logic;
                                                   -- 闸门信号
 SIGNAL sel : std_logic_vector(6 downto 0);
                                                   -- 7个码管位选信号
 SIGNAL sel_Count : integer range 0 to 6;
                                                   -- 扫描分频计数器
 SIGNAL bc1, bc2, bc3, bc4 : std_logic_vector(3 downto 0): -- 4个4位BCD码
BEGI n
```

- 此进程对 clock 进行分频,产生 1Hz 时钟信号



```
PROCESS(clock)
                                            - 系统时钟 clock(20MHz)
 BECL N
   IF(clock'event and clock='1') THEN
     IF(Clk_Count 1< 19999999 ) THEN
                                       -- 分類系数
       Cl k_Count 1<=Cl k_Count 1+1; Cl k1Hz<=' 0';
     ELSE Clk Count 1<=0:
            Cl k1Hz<=' 1':
                                        -- 产生 1Hz 时钟的分频计数器
     END IF:
   END IF:
END PROCESS:
PROCESS(Clk1Hz)
                                        -- 产生 1s 的闸门信号
 BEGI N
   IF(Clk1Hz'event and Clk1Hz='1') THEN
                                        -- 产生 O. 5Hz 脉冲信号
     Door_Fl ag<= not Door_Fl ag:
   END IF:
 END PROCESS:
-- 此进程为7位上进制计数器,在闸门信号的正脉冲期间对被测脉冲信号进行计数
PROCESS(text in.clrn)
 BEGI N
  IF clrn= 0' THEN F1<="0000"; F2<="0000", F3<="0000",
                F4<="0000"; F5<="0000", F6<="0000", F7<="0000".
  ELSIF( text_in'event and text_in='1') THEN
                                                         -- 正常运行
                                                      --数据消罗
     IF( Door_Flag='0') they
        F1<= '0000": F2<= "0000". F3<= "0000", F4<= "0000".
        F5<= '0000": , F6<= '0000", F7<= "0000"
                2000
     ELSE
        IF(F1-9), THEN F1<- "0000"
          IF(F2=91 THEN F2<="0000":
          - (IF(F3-9) THEN F3 = "0000"
          IF(F4-9) THEN F4<="0000"
                  IF(F5-9) THEN F5<- "0000";
                    IF(F6=9) THEN F6<="0000":
                       IF(F7=9) THEN F7<="0000":
                       ELSE F7<=F7+1:
                       END IF:
                    ELSE F6<=F6+1:
                    END IF:
                  ELSE F5<=F5+1:
                  END IF:
               ELSE F4<=F4+1:
               END IF:
             ELSE F3<=F3+1;
             FND IF:
          ELSE F2<=F2+1:
          END IF:
        ELSE F1<=F1+1;
        END IF;
     END IF:
   END IF:
```



```
END PROCESS:

    此进程是在闸门信号下降沿时。读取被测脉冲信号的计数值

 PROCESS(Door Flag)
   BECL N
     IF( Door Flag'event and Door Flag='0') THEN
       bcd1<=F1:
                         bcd2<=F2:
                                            hod3c=F3:
       bcd4<=F4:
                         bcd5<=F5:
                                            bcd6<=F6:
       bcd7<-F7:
     END IF:
  END PROCESS:
  -- 此进程产生7个数码管的片选信号 SEG SEL
  PROCESS( clock.clrn)
  BEGI N
   IF clrn='0' THEN sel_Count <= 0;
    elsif(clock'event and clock-'l') THEN
      IF sk='0'then
       IF(sel Count < Disp dd ) THEN
                                       sel Coun
                                                    sel Count +1:
        ELSE sel Count <=0 : END IF: \
      END AF
          ELSE sel_Count <=0 ;
      END LE-
    END IF:
    CASE sel_Count IS
      WHEN 0 => sel <= " 14 IN 1
      WHEN 1 => sel <- "NNN
      WHEN 2 => sel = 111711
      WHEN 3 =>, sel <= $117111
      WHEN 4 => sel = "171
      WHEN 5 >> sel <= "711111";
      WHEN $ > sel <= "0111111 PK
      WHEN OTHERS => sel <= "0000000"
    END CASE.
    SEG SEL<=sel:
    -- 最高位的数值不为 0 的标志
    IF bcd7> 0000" THEN bc4<-bcd7, bc3<-bcd6, bc2<-bcd5, bc1<-bcd4; Disp_dd<-6;
    ELSIF bcd6>'0000" THEN bc4<-bcd6, bc3<-bcd5, bc2<-bcd4, bc1<-bcd3, Disp_dd<-5;
    ELSLF bcd5> 0000" THEN bc4<=bcd5, bc3<=bcd4; bc2<=bcd3, bc1<=bcd2; Drsp dd<-4;
    ELSLF bcd4>'0000" THEN bc4<-bcd4, bc3<-bcd3, bc2<-bcd2; bc1<-bcd1; Disp_dd<-3;
    ELSLF bcd3>'0000" THEN bc4<-bcd4, bc3<-bcd3, bc2<-bcd2; bc1<-bcd1, Disp_dd<-2;
    ELSEF bcd2>'0000" THEN bc4<=bcd4: bc3<=bcd3: bc2<=bcd2: bc1<=bcd1: Disp dd<=1:
    ELSE
                     bc4<=bcd4; bc3<=bcd3; bc2<=bcd2; bc1<=bcd1; Dt sp. dd<=0;
    END IF:
  END PROCESS:
  -- 显示 7 位或 4 位十进制数
  PROCESS(sel, sk)
  BEGI N
    IF sk='0'THEN
      CASE sel IS
       WHEN "111117" => Disp_Temp<=bcd1;
```

```
WHEN "111171" => Di sp_Temp<=bcd2;
       WHEN "111711" => Di sp_Temp<=bcd3;
       WHEN "117111" => Disp_Temp<=bcd4;
       WHEN "1711111" => Disp Temp<=bcd5:
       WHEN "711111" => Disp Temp<-bcd6:
       WHEN "01111111" => Disp Temp<=bcd7:
       WHEN OTHERS => Disp_Temp<= "0000";
     END CASE:
    ELSE
    CASE sel IS
       WHEN "111117" => Disp_Temp<=bc1;
       WHEN "111171" => Disp_Temp<=bc2;
       WHEN "111711" => Disp_Temp<=bc3;
                                    MINTH
       WHEN "117111" => Di sp_Temp<=bc4;
       WHEN OTHERS -> Disp Temp<= "0000".
    END CASE:
   END IF:
  END PROCESS:
  -- 数据显示转换和小数点显示
  PROCESS(Disp_Temp , sk )
  BEGI N
    CASE Disp Temp IS
      WHEN "0000"=> Display(counto 0) <="0111111"; -- 显示 0
      WHEN "0001"=> Display ( Hownto 0) <= "000017";
                                                       -- 显示 1
      WHEN 007'=> Disphak(0 downto 0) <- "X17/11",
                                                       -- 11/152
      WHEN '0011" -> Di-splay(6 downto 0) <= "701111".
                                                       -- W/1 3
      WHEN '070; -> Di spl ay(6 downto 0)\ 17017".
                                                       -- 421.4
      WHEN "071" Display(6 downt 0 0) 4"17171";
                                                       -- 显示 5
      WHEN " ON 7" -> Display (6 downt o 0) <- "111171".
                                                       -- 提店6
      WHEN O(11"=> Display(6, 30 ort o 0) <="0000111";
                                                       -- 显示 7
      WHEN "700" => Display(6 downto 0) <= "11111111";
                                                       -- 显示 8
      WHEN "701"=> Display(6 downto 0) <="171111";
                                                       -- 显示 9
      WHEN others=> Display(6 downto 0) <="00000000"; -- 全灭
    END CASE
     -- 小数点的位置和 kHz 的显示
    IF sk='0' THEN Display(7) <='0';
                                          kHz<='0';
    ELSE IF Disp dd=6
                            THEN
                                         kHz<=' 1':
         ELSI F Di sp_dd=5
                            THEN
                                        kHz<=' 1':
           IF sel = "111171" THEN Display(7) <= 1';</pre>
           ELSE Display(7) \leftarrow 0';
         ELSIF Disp dd=4 THEN kHz<='1';
           IF sel = "111711" THEN Display(7) <= '1';
           ELSE Display(7) <= '0';
                                         END IF:
         ELSE Display(7) <= '0';
                                       kHz<='0';
         END IF:
    END IF:
 END PROCESS:
END BEHAVE:
```





在 VHDL 描述的源文件中,分频进程的分频系数是由系统时钟输入值来决定的。频率 计在闸门信号的正脉冲期间对被测脉冲信号进行计数。在闸门信号下降沿时,读取被测脉 冲信号的计数值,因此该数字频率计的数据显示的刷新频率为 2s,即闸门信号下降沿每作 用一次,数码管将显示一次新的数值。

### 本章小结

本章介绍了数字系统的设计特点和自顶向下的设计方法。数字系统可以认为是一种分层次结构的,其设计过程是自上而下将系统逐级分解为可由 LSI、VLSI 等硬件和软件实现的模块。然后通过逻辑设计选择介适的结构和物理实现途径,将元器件和基本构件集成为实现某种功能或性能的模块和子系统控制算法的流程图,它与规划使件实施有很好的对应关系。本章还介绍了一些数字系统设计实例。

习

- 7-1 简述数字系统的特占和设计,从
- 7-2 数字系统的结构层次是如何 划的? 在行为域、结构域和物理域中各层次有什么特点?
  - 7-3 怎样理解系统设计中的模块化技术和模块的相对独立性?
  - 7-4 简述 FPGA 设址中资源优化和速度优化的关系。
  - 7-5 为什么流水线设计技术能提高数字系统的工作频率?
- 7-6 为什么了题子系统设计中要取得 动步设计?哪些方法可以解决异步信号和非 问源时钟的同类问题?
  - 7-7 设计具有倒计数显示功能的交通路口信号灯的控制器。
  - 7-8 用硬件描述语言设计乐曲演奏电路,演奏的乐曲为"梁祝"片段。
- 7-9 设计多功能数字钟,要求能调小时和分钟,可以预设 10 个闹钟时间,并且在 LCD1602 上显示。
- 7-10 设计一个数据采集系统,要求对一个正弦波信号进行采集(A/D),对数据进行存储。然后重新显示出被形。

## 第8章

### FPGA 综合设计实践

## 学习目标和要求

- ◆ 了解 VGA 显示标准及接口;
- ◆ 掌握 VGA 显示控制模块的设计;
- ◆ 实现 VGA 的文字字符和图片显示
- ◆ 了解 PS/2 接口及数据传输协议:
- ◆ 掌握 PS/2 键盘和鼠标接口的数据处理;
- ◆ 掌握通用异步收发器(UARK)的硬件设计:
- ◆ 理解温度传感器 DS18B20 和 LCD1602 显示器:
- ◆ 掌握单总线(1-Wire)的硬件设计;
- ◆ 了解 SPI 总线和 I2C 总线接口;
- ◆ 掌握串行AD和D/A数据采集模式
- ◆ 掌握 ▲ N20C××存储器数据读写的硬件设计。

本章介绍數字系統的綜合性应用,这些实例可以作为课程设计的选题和毕业设计项目课题,所有设计模块都已经在友晶公司提供的 DEO 开发板进行了调试和演示。

### 8.1 VGA 图像显示的设计与应用

VGA(Video Graphics Array, 视频图形阵列)是 IBM 在 1987 年随 PS/2 机一起推出的使用模拟信号的一种视频传输标准,具有分辨率高、显示速率快、颜色丰富等优点,在彩色显示器领域得到了广泛的应用。PC 在 VGA 显示器(通常包括 CRT 和液晶显示器)上的信息显示是通过显卡(即显示适配器)来完成的。 若嵌入式控制系统在 VGA 显示器上显示信息,那么同样需要类似的模块,因此这个实例就是利用 FPGA 来设计与显卡功能相似的VGA 显示控制器,并说明 FPGA 如何在 VGA 接口的显示器上显示信息。在设计之前,先介绍 VGA 显示标准及接口。



### 8.1.1 VGA 显示接口和标准时序

VGA 作为一种标准的显示接口采用光栅扫描方式,对于 CRT 显示器来说,复击荧光 屏的电子束在屏幕从左到右(受水平同步信号 HSYNC 控制)、从上到下(受垂直同步信号 VSYNC 控制)做有规律的移动,从而实现显示。光栅扫描又分逐行扫描和隔行扫描。电子来采用光栅扫描方式,从屏幕左上角一点开始,向右逐点进行扫描,形成一条水平线;到达最右端后,又回到下一条水平线的左端,重复上面的过程;当电子束完成右下角一点的扫描后,形成一帧。此后,电子束又回到左上方起点,开始下一帧的扫描。这种方点的扫描后,形成一帧。此后,电子来又回到左上方起点,开始下一帧的扫描。这种方层的逐行扫描显示。而隔行扫描指电子束在扫描时每隔一行扫一线,完成屏后再返回来扫描剩下的线,这与电视机的原理一样。目前微机所用显示器几乎都是逐行扫描的。

完成一行扫描所需的时间称为水平扫描时间,其倒数称为往频率,完成一帧(整屏)扫描所需的时间称为垂直(场)扫描时间,其倒数为场扫描频率, 火棕刷新频率,即刷新一屏的频率。常见的有 60Hz、75Hz 等,标准 VGA 显示的场频为 60Hz,行频为 31.5kHz。


显示屏上的一个显示点即像素点可有多种颜色、(I)、 小该像素的 :进位数( 义称像素的 位宽)决定。像素位宽为 8bit,则每个像素有 2<sup>8</sup>—250 种颜色,位宽为 16bit,则有 2<sup>16</sup>—65536 种颜色,位宽为 24bit,则有 2<sup>24</sup>,即 1700 多均积颜色。显示卡内的 D/A(数/模)转换电路将每个像素的位宽(二进位整数)转换成对 2<sup>82</sup>位的 R、G、B(红、绿、蓝)模拟信号,Red、Green、Blue 引脚上恰好是某个模拟 182 那么屏幕上的这个像素点就显示这个模拟电压对应的颜色。

### 1. VGA 显示接口

VGA 接口是、硬 D 里接口,上面共有 15、 以,分成:排,每排 五个,如图 8.1 所示。 其中除了 2 根 NC(No. Connect)信号、3 株 还数据总线和 5 个 GND 信号外,比较重要的 是 3 根 RGB 核色分量信号和 2 根扫描同步信号 HSYNC 和 VSYNC 針。VGA 接口中,彩 色分量采用 RS343 电平标准。RS343 电平标准的峰值电压为 1V。VGA 接口是显卡上应用 最为广泛的接口类型,多数的显卡都带有此种接口。有些不带 VGA 接口而带有 DVI(Digital Visual Interface、数字视频接口)接口的显卡,也可以通过一个简单的转接头将 DVI 接口转 成 VGA 接口。VGA 显示器输入的是模拟信号,所以由 VGA 显示控制器产生的 RGB 信号 在进入 VGA 接口之前要经过一个 D/A 转换器。在显示图像要求不高的情况下,可以采 用电阻网络把数字信号转化为模拟信号。如图 8.2 所示,选择 0.5k、lk、2k、4k 作为电阻 网络。

VGA\_R、VGA\_G、VGA\_B 引脚输出的模拟电压范制是 0~0.714V, 如果 VGA\_R、VGA\_G、VGA\_B 都输出 0.714V, 那么该像紊点就显示白色。如果 VGA\_R、VGA\_G、VGA\_B 都输出 0V, 那么该像紊点就显示黑色。如果 VGA\_R、VGA\_G、VGA\_B 分别为 0.714V、0V、0V, 那么该像紊点就显示红色。(R3R2R1R0)、(G3G2G1G0)、(B3B2B1B0) 输入的都是数字电平(高电平为 3.3V, 低电平为 0V)。





### 2. VGA 的时序

实现 VGA 的显示,除了 RGB 数据信号外就是水平(行)同步和垂直(场)同步信号,这两个同步信号是 VGA 正常显示的关键。水平同步信号保证每一行扫描的正确,垂直同步信号保证每一屏显示的正确。行扫描时,水平同步信号的时序图如图 8.3 所示。场同步信号的时序与行同步信号的时序相似,只不过每一段的时间比水平时序要长得多。

在水平时序中,包括以下几个时序参数:水平同步脉冲宽度、水平同步脉冲结束到有效显示开始之间的宽度(即后沿)、一个视频行可视区域的宽度(即有效显示)。一个完整的视频行的宽度(即行周期)就是从水平同步脉冲的开始到下 个水平同步脉冲的开始。

场时序与水平时序类似,包括以下几个不同的时序参数(即行数): 垂直同步脉冲宽度、 垂直同步结束到有效显示开始之间的宽度、一个视频帧可视区域的宽度、一个完整视频帧 的宽度(即一场)。






图 8.3 VGA 水平信号的时序图

VGA 时序控制是整个显示的关键部分,最终输出的行、场同类的是必须严格按照 VGA 时序标准产生相应的脉冲信号。显示器的分辨率和刷新频繁、定高, VGA 的同步时序中行同步 HSYNC 和场间步信号 VSYNC 的参数通过表8.1回 款。例如,分辨率为 640×480,刷新频率为 60Hz 的显示模式,可以计算出像素的成计较率为;

每一行总像素点×一场的总行数×刷新数率=800×525×60=25.2(MHz)

目前存在很多种不同 VGA 模式, 表 8 3 为此了 VGA 模式中各种时序参数可供参考。 其中, 行时序参数(像素点)有像素频率(设置点时钟)、行同步脉冲(a)、后沿(b)、行效显示区(c)、前沿(d)、 行总像素点数(e)、场的序参数(行数)介达河步脉冲(o)、后沿(p)、有效显示区(q)、前沿(r)、 场总行级(s)。

	^	~		0/1 (50)	141	Mus	***				
显示模式	像素频率	行时序/像素点					场时序/行数				
	/MHz	а	b	16	- d	е	0	р	q	r	S
640×480@60	25.175	96	48	640	16	800	2	33	480	10	525
640×480@75	31.5	64	120	640	16	840	3	16	480	1	500
800×600@60	40	128	88	800	40	1056	4	23	600	1	628
800×600@75	49.5	80	160	800	16	1056	3	21	600	1	625
1024×768@60	65	136	160	1024	24	1344	6	29	768	3	806
1024×768@.75	78 8	176	176	1024	16	1312	3	28	768	1	800
1280×1024@60	108	112	248	1280	48	1688	3	38	1024	1	1066
1280×800@60	83.46	136	200	1280	64	1680	3	24	800	1	828
1440×900@60	106 47	152	232	1440	80	1904	3	28	900	1	932

表 8-1 VGA 模式中各种制序参数

#### 8.1.2 系统的功能要求和设计思想

本实例的设计要求是,在 VGA 显示屏上显示 幅图片和几行文字字符,在显示器的 底部显示的中文字符可以从屏幕右边到左边自动移动显示。

要在屏幕上显示图片和文字,除 VGA 显示控制器之外,还需要考虑暂存图片和文字

信息的存储器。如果要显示色彩丰富的大的图片,存储图片的存储器容量需要很大,就必须考虑外接存储器及存储器的扩展。本设计是在 DEO 开发板上进行设计,充分利用 FPGA 芯片 EP3C16F484 内部的存储器来实现图片和文字字符的显示。 DEO 开发板的 RGB 显示为 12 位(R、G、B 分别为 4 位), EP3C16F484 器件内部的存储容量为 516096bit。例如,对于大小为 256×128、RGB(色彩)为 12 位的图片进行显示,其存储容量为 256×128×12=393216(bit)。

在设计存储图片和文字的 ROM 时, 先要建立 mif 文件(ROM 的初始化文件), 其方法 是通过一个图/字库提取软件提取该图/字数据。然后设计图片和文字的 ROM 模块。将图片 和文字在屏幕的指定位置上进行显示,还需要屏幕显示控制模块(mid 模块),通过对行信 号和列信号的有效组合对图/字存储器的地址进行访问,从而显示存储的图/字数据。还可 以通过行列信号的组合控制字符显示的大小和位置。


如图 8.4 所示为本实例设计的结果示意图。在 VGA 录 器 L 是有四部分显示:图片 128×128×12(可以放大 2 倍、3 倍、4 倍)、秒表计时(减小卷式:小时:分:秒、1/100 秒)、自动移动的 组中文文字、放大倍数指示(x3)。图 8.5 则而四个虚线框表示了在显示屏上显示的这四部分的位置关系。图片保持在显示屏(1)中,即使成大),秒表计时显示在显示屏的底部。如图 8.5 所示为该系统的原理设计图 为了模块的显示方便。图中 PLL 模块(50MHz转换),40MHz)和秒表计时模块线流流上经去掉,只包括了三个模块。VGA 定如时间性模块),屏叠显示探测模块侧值模块,例类分价储器(improm模块)。



图 8.4 VGA 显示的结果示意图

在图 8.5 中输入时钟信号(clk40M)为 40MHz, 它是由 VGA 显示模式: 分辨率 800×600、刷新频率 60Hz 来决定的。开关 SW[1..0]控制在显示屏正中的图片的放大倍数, 当 SW[1..0] "00"时,显示原图片; SW[1..0] "01"时,显示的图片放大倍数为 2; SW[1..0] "10"时,显示的图片放大倍数为 3; SW[1..0] "11"时,显示的图片放大倍数为 4。mid 模块控制图片存储器的数据和其他三部分文字字符在屏幕指定位置的内容显示。





### 图 8.5 VGA 显示的原理设计图

### 8.1.3 各功能模块的设计

1. VGA 控制模块(VGA controller 模块)

该模块是要实现、GA 显示模式的控制器力能, VGA\_controller 模块主要输出 5 个信号: 行同步体、HS(H SYNC)、场同步信号 VS (V SYNC)和 RGB 三基色信号。VGA 控制模块是整个条纯的关键部分,输出的行、场同步信号必须严格按照 VGA 时序标准产生相应的脉冲信号。各个模块的输出数据都要经过该模块处理后送到显示器。该模块的输出信号直接连到 VGA 接口,它是屏幕显示控制模块与显示器进行通信的桥梁。下面以分辨率 800×600、刷新频率 60Hz 的 VGA 显示模式为例来设计 VGA 控制模块。

首先按照表 8-1 中 VGA 模式 800×600@60 的时序参数,编写一个参数的头文件 (VGA Param.h):

```
Horizontal Parameter 行参数
                                 ( Pixel )
parameter
            H SYNC CYC
                                 128:
            H_SYNC_BACK
parameter
                                88:
parameter
            H SYNC ACT
                                800:
            H SYNC FRONT
                                40.
parameter
parameter
            H SYNC TOTAL
                                 1056
     Virtical Parameter
                            场参数
                                    (Line)
paramet er
            V_SYNC_CYC
                                4:
            V SYNC BACK
parameter
                                23:
            V SYNC ACT
parameter
                                600:
```



```
parameter V_SYNC_FRONT = 1;
parameter V_SYNC_TOTAL = 628;
// Start Offset
parameter X_START = H_SYNC_CYC+H_SYNC_BACK;
parameter Y_START = V_SYNC_CYC+Y_SYNC_BACK;
```

然后用 Verilog 语言设计 VGA\_controller 模块, 其基本思路就是用 40MHz 的时钟频率 计数产生行信号, 用行信号计数产生场信号。VGA\_controller 模块的 Verilog 代码如下:

```
modul e
        VGA Controller
               // Control Signal
             i CLK. i RST N.
             i Red. i Green, i Blue.
             oCoord_X, oCoord_Y,
                                        //光标水平坐标,光标垂直坐标
             // VGA Side
            oVGA R. oVGA G. oVGA B.
            oVGA_H_SYNC. oVGA_V_SYNC
          ):
include "VGA Param.h"
                                         圖用参数头文件 VGA Param. h
// Host Side
i nput
              [3:0]
i nput
              [3:0]
                     i Green;
i nput
              [3:0]
                     i Bl ue:4
out put
              [10 0]
                     oCoord X
        reg
out put
      reg
              [10 0]
                     oCookd Y
out put
        reg
              [3 0] 1 OVGA_R.
        reg
              [3:0]
                     OVGA G:
out put
              13:01
out put
        reg
                     OVGA B:
out put
        reg
                     oVGA V S
out put
              [3:0]
                     mVGA R:
wire
wire
              [3:0]
                     mVGA_G;
wire
              [3:0]
                     mVGA B:
                     mVGA H SYNC:
reg
                     mVGA V SYNC:
reg
11
    Control Signal
i nput
                i CLK:
i nput
                 i RST N:
    Internal Registers and Wires
         [12:0] H_Cont;
                                // 行计数器
reg
reg
         [12:0]
                    V Cont:
                                // 场计数器
      [12:0]
                  v mask:
wire
assign v_mask = 13' d0;
// 在显示有效区, Red、Green、Blue 才可以输出
V Cont >= Y START+v mask && V Cont < Y START+V SYNC ACT)
               ? i Red
                         : 0:
        mVGA_G=( H_Cont >= X_START
                                  && H_Cont < X_START+H_SYNC_ACT &&
               V_Cont >= Y_START+v_mask && V_Cont < Y_START+V_SYNC_ACT)
                  iGreen : 0:
```



```
()
```

```
mVGA_B =( H_Cont>=X_START && H_Cont<X_START+H_SYNC_ACT &&
assi gn
                   V_Cont >= Y_START+v_mask && V_Cont < Y_START+V_SYNC_ACT)
                 ? iBlue : 0:
al ways@(posedge i CLK or negedge i RST N)
       IF (!iRST N)
          begi n
             oVGA_R \leftarrow 0; oVGA_G \leftarrow 0; oVGA_B \leftarrow 0;
              oVGA_H_SYNC <= 0: oVGA_V_SYNC <= 0.
       ELSE
          begi n
              oVGA_R <= mVGA_R; oVGA_G <= mVGA_G; oVGA_B <= mVGA_B;
              oVGA_H_SYNC <= mVGA_H_SYNC;
              oVGA V SYNC <= mVGA V SYNC.
          end
   end
     显示有效区中像素单元地址生成器
al ways@(posedge i CLK or negedge i RST N)
begi n
   if (!iRST N)
   begi n
       oCoord_X <=0;
                       OCOOR'S
   else begin
        if ( H_Cont >= X_START && H_Cont < X_START+H_SYNC_ACT &&
          V_Cont >=Y_START && V_Cont <Y_START+W SYNC_ACT )
          oCoord_X<-M_Cont - X_START. oCoord_Y<-V_Cont - Y_START: end
end
     H_Sync Generator, Ref. 40MHz Clock 行计数器计数
al ways@(posedge i CLK or negedge i RST N)
begi n
   if(!iRST_N)
   begi n
       H_Cont <=0; end
   el se
       begi n
       // H_Sync Counter
       if ( H Cont < H SYNC TOTAL )
          H Cont <= H Cont+1;
       el se
         H Cont
                  <=
                        0:
       // H Sync Generator 行同步信号
       if( H_Cont < H_SYNC_CYC )
         mVGA_H_SYNC
                        <= 0:
       el se
         mVGA H SYNC
                             1:
     end
```

## EDA 技术及数字系统的应用

```
end
     V_Sync Generator, Ref. H_Sync 场计数器计数
al ways@(posedge i CLK or negedge i RST_N)
BEGI N
   IF(!!RST N)
     begi n
      V_Cont <= 0; mVGA_V_SYNC
                                          0:
   FLSE
     BEGIN
            When H_Sync Re-start
      if(H Cont == 0)
      begi n
               V_Sync Counter
          if ( V Cont < V SYNC TOTAL )
                          V Cont +1:
            V Cont
                    <=
          el se
            V_Cont
                   <=
          // V_Sync Generator 场间步信
          if( V_Cont < V_SYNC_CYC
            mVGA V SYNC
          el se
       end
     end
endmodul e
```

从上述的代码中以以青出,行计数器 H. Cont. 一生行同步信号,场计数器 V\_Com 产生场间步信号。企是不为效区: (H\_Cont>=X\_START && H\_Cont<X\_START + H\_SYNC\_ACT && V\_Cont>=X\_START && V\_Cont>=X\_STAR

### 2. 图片存储器(imgrom 模块)

如果显示的图片大、色彩丰富,就需要选择 FPGA 的外部存储器如 ROM、SDRAM 等。 采用何种存储器将最终决定读取控制模块的数据读取方式。例如,ROM 可用直接产生地 址信号的方式对芯片进行访问,而 SDRAM 常常利用 DMA 控制方式配合 CPU 进行读写操 作。本设计由于显示的图片大小为 128×128, 色彩显示为 12 位(可显示 4096 颜色),故可 以采用 FPGA 的内部存储器。

设计 FPGA 片内存储器的方法是利用 MegaWizard 管理器来定制 ROM 宏功能模块, 其具体步骤可参考第三章的嵌入式存储器 ROM。如图 8.7 所示为 imgrom 模块的符号图。 在 imgrom 模块中需要选定两个参数:数据位宽为 12 位和存储单元数(字数)为 128×128 16384。其他文字字符存储模块(如字符存储模块 char\_rom\_d 和文字存储模块



move word rom)放在 mid 模块中, 其设计方法与 imerom 模块相似。

Parameter	Value	Турс
H SYNC CYC	128	Signed Integer
H SYNC BACK	88	Signed Integer
H_SYNC_ACT	800	Signed Integer
H_SYNC_FRONT	40	Signed Integer
H_SYNC_TOTAL	1056	Signed Integer
V_SYNC_CYC	4	Signed Integer
V_SYNC_BACK	23	Signed Integer
V_SYNC_ACT	600	Signed Integer
V_SYNC_FRONT	1	Signed Integer
V_SYNC_TOTAL	628	Signed Integer
X_START		Signed Integer
Y START		Signed Integer



料放松树木 imgron Idress[13..0] a[11..0

图 8.7 imgrom 模块的符号

在设计图号和 对字的 ROM 时,还需要建立 ROM 的初始化文件(mif 文件),其方法是 通过一个图/字取模软件提取该图/字数据, 然后转化为 mif 文件格式。对于图片的取模软 件有 Image2Lcd,对于文字字符的字模提取软件有 PCtoLCD2002、lcmpisp 等。它们的输 出一般为 C51 或 A51 格式,再使用 C2Mif 软件(也可其他方法)来转化为 mif 文件格式。

### 3. 屏幕显示控制模块(mid 模块)

该模块是实现屏幕上显示图/文内容的位置坐标,以及显示方式。为了完成图 8.4 所示 的显示结果, mid 模块主要控制四部分显示: 图片(放大 2 倍、3 倍、4 倍)、秒表计时、移 动的中文、放大倍数指示。该模块还包括两个 ROM 模块:显示秒表计时结果的字符存储 模块 char rom d、显示移动中文的文字存储模块 move word rom。char rom d 模块存储数 字(0~9)、小写字母(a~z)、大写字母(A~Z)、点(.)和冒号(:)等64个字符。每个字符的大小为 8×16 (16 行、8 列); move word rom 模块存储中文文字 32 个,每个文字的大小为 16×32 (32 行、16 列)。以下为该模块的 VHDL 代码:

LIBRARY LEEE:

USE IEEE, std logic 1164, all:

USE I EEE. std\_logic\_unsigned.all;

```
USE I EEE. std_logic_arith.all;
ENTITY mid IS
PORT ( clk : in std_logic;
       kev: in STD LOGIC VECTOR (1 downto 0):
       gin: in STD LOGIC VECTOR (11 DOWNTO 0):
   hentin : in STD_LOGIC_VECTOR (10 downto 0);
   vcntin : in STD_LOGIC_VECTOR (10 downto 0);
       - 秒表计时结果输入 -----
   HOUR1, HOUR10: in STD_LOGIC_VECTOR (3 downto 0):
   MIN1. MIN10 : in STD LOGIC VECTOR(3 downto 0):
   SEC1, SEC10 : in STD_LOGIC_VECTOR (3 downto 0);
   mSEC1, mSEC10 : in STD_LOGIC_VECTOR (3 downto 0);
   ----- i mgrom 存储器地址 -----
   romaddr_control : out std_logic_vector(13 downto 0);
     -----RGB 信号 -----
   R_out, G_out, B_out : out std_logic_vector(3, downto 0) );
END mid.
ARCHITECTURE one OF mid IS
 SIGNAL hent . std_logic_vector(10 downto 0)
 SIGNAL vent : std logic_vector(10 down 0);
 SIGNAL qout_temp : std_logic_vector() downto 0);
 SIGNAL temp_rgb std_logic_vector(11 downto 0).
 SIGNAL count_temph : std_log(d_vector(10 downto 0);
 SIGNAL count_tempv : std \ oriv_vector(10 downto 0);
 SIGNAL count : stallogic_vector(10 downto 0);
 SI GNAL count_RGB Trange 0 to 8000000000 :
 SIGNAL word16_data: std_logic_vector(15 downto 0);
 SI GNAL word_addr : std_logic_vector(9 downto 0),
 SI GNAL count addr : std light vector (9 downto 0);
 -----数字字符 ROM- / ------
 SIGNAL Sharl data: std logic vector(7 downto 0):
 SIGNAL char_addr : std_logic_vector(9 downto 0);
 -----显示图片坐标、大小、放大倍数-----
 SIGNAL tempxx : integer range 0 to 800 ;
 SIGNAL tempyy
                    : integer range 0 to 600 .
 SIGNAL temp_xx
                    ; integer range 0 to 800;
 SIGNAL temp_yy
                    : integer range 0 to 600;
 constant wide
                    ; integer: -128.
 constant long
                    : integer: =128;
                     : integer range 0 to 4;
 SI GNAL k
 SI GNAL ch
                    : integer range 1 to 15;
-- 定义 8×16 数字、字母、符号 0~9、a~z、A~Z .: 等64 个字符的符号地址
constant CHAR_O : integer: =16 * 0;
const ant CHAR_1
                    : integer: =16 * 1;
        CHAR_2
                    : integer:=16 * 2;
const ant
constant CHAR_3
                    : integer: =16 * 3 :
constant CHAR 4
                     : integer:=16 * 4:
constant CHAR_5 : integer: =16 * 5;
```



```
CHAR 6
constant
                   : integer: =16 * 6 :
constant CHAR 7
                   · integer =16 * 7 ,
constant CHAR 8
                   : integer: -16 * 8 ,
const ant
          CHAR 9
                     : integer: -16 * 9 :
-- constant CHAR a
                     : integer: =16 * 10 :
constant CHAR_x : integer: =16 * 33 ;
-- constant CHAR_ZZ : integer:=16 * 61 :
          CHAR dn : integer: =16 * 62 :
const ant
constant CHAR_mao: integer: =16 * 63;
----define colors RGB--4|4|4
constant RED :std_logic_vector(11 downto 0):="1111000000000":--12' hF00:
constant GREEN: std_logic_vector(11 downto 0) - "000011110000"; -- 12' h0F0;
constant BLUE : std logic vector(11 downto 0) .= "000000001111": -- 12' h00F;
constant BLACK: std_logic_vector(11 downto 0): 0000000000000"; -- 12' h000;
constant YELLOW: std_logic_vector(11 downto 0 = 1111111110000"; -- 12' hFFO;
constant CYAN : std_logic_vector(11 downto 0) = "111100001111"; -- 12' hF0F;
constant ROYAL : std_logic_vector(11 downso 0) . ="000011111111", -- 12 hOFF;
--中文字符(16×32) ROM, 数据线 16位; 地划线 10位(32×32=1024)
component move_word_rom
PORT( clock : IN STD_LOGIC
    address : IN STD_LOGIC VESTOR(9 downto 0);
    q . OUT STD_LOGIC_VECTOR(15 downto 0)
end component;
--数字字符(8×16) ROM, 数据线 8位, 地址线 10 版(16×64=1024)
component char_ron_d
PORT( clock IN STD_LOGIC,
    address IN STD_LOGIC_VENTOR(9 downto 0).
    q QUT, STD_LOGIC_VECTOR(7 downto 0) );
END component:
BEGI N
hcnt <=hcntin; vcnt <= vcntin; R_out<= qout_temp(11 downto 8);
G_out <= qout_temp(7 downto 4); B_out <= qout_temp(3 downto 0);
------ 图片存储器(imgrom) 地址计算-----
temp_yy<=conv_integer(vcnt-tempyy)/k;
temp_xx<=conv_i nteger(hcnt-tempxx)/k;
romaddr_control <= conv_std_logic_vector((temp_yy*128+temp_xx), 14);</pre>
rom_d: char_rom_d PORT MAP( clock => clk,
address => char_addr, q => char1_data);
------中文文字存储器(move word rom) 调用及地址计算-----
word_rom : move_word_rom PORT MAP( clock=>clk, address=>word_addr,
                                q=> word16_data );
word_addr<=conv_std_logic_vector(((conv_integer(hcnt.count_addr)/16)*32
                             +conv_i nt eger (vcnt 563) mod 32), 10) .
ch<=conv integer (hcnt count addr 9) mod 16:
PROCESS(cl k) begin
```

```
IF(clk'event AND clk='1') THEN
----- 图片显示 I MGROM bmp. mi f-----
 IF((vcnt <tempyy) or ( vcnt >tempyy+long*k ) ) THEN
     gout_temp<=BLUE;
                               -- 显示 backcl ocr
 ELSIF((hcnt>tempxx) and (hcnt<tempxx + wide*k)) THEN
      qout temp<=qin:
                               -- 显示图片内容 I MGROM bmp. mif
 ELSE gout_temp<= BLUE;
 END IF:
            ----- 显示图片框-----
    IF((hcnt>tempxx-2) and (hcnt<tempxx + wide*k+1)) THEN
      IF (((vcnt >tempyy-2) and (vcnt <tempyy+1)) or
          ((vcnt>tempyy+long*k-1) and(vcnt<tempyy+long*k+2)))
      THEN qout_temp<="0000111111100";
    END LE:
    END IF:
    IF (( vcnt >tempyy) and ( vcnt < tempyy+leng*k)) THEN
      IF((hcnt>tempxx-2) and (hcnt<tempxx+1))
         ((hcnt>tempxx +wide*k-2) and(hcnt tempxx+wide*k+1))
      THEN qout_temp<="0000111111100"
     END IF:
     END IF:
      IF((hcnt>=1) and(hcnt<1+799) and (vcnt>=563) and (vcnt<595)) THEN
   IF word16_data(ch) =' 1 THEN
                                  gout_temp<= CYAN;
     else qout temp >WHITE
 END IF :
             -- 显示放大倍数×1. ×2. ×3. ×4
IF((hent>=750) and (hent<1+750+8*2*2) and
                    (vcnt >=5) ind (vcnt <5+16*2)) THEN
  CASE conv integer (hcnt) is
       WHEN 750
                   => char addr <= conv std logic vector(( CHAR x+
                             (conv_i nteger (vcnt -5) /2) mod 16), 10);
       WHEN 750+8*2 => char_addr <=conv_std_logic_vector(( 16*k+
                             (conv_integer(vcnt -5)/2) mod 16), 10);
       WHEN others => char_addr <=char_addr ;
   END CASE:
    IF char1_data((conv_integer(hcnt-750-2)/2) mod 8) = '1' THEN
         qout_temp<= CYAN; --mod 8
    ELSE
          gout_temp <=BLUE;</pre>
END IF: END IF:
   ----显示秒表计时;分(两位);秒(两位),百分之一秒(两位)----
IF((hcnt>=400-64) and (hcnt<1+400+64) and
                       (vcnt >=5) and (vcnt <5+16*2)) THEN
  CASE conv_integer(hcnt) is
      WHEN 400 64 => char_addr <=conv_std_logic_vector((16*
         conv_integer(MIN10)+(conv_integer(vcnt -5)/2) mod 16), 10);
     WHEN 400 48 => char_addr <=conv_std_logic_vector(( 16*
         conv_i nteger (MIN1) + (conv_i nteger (vcnt 5) /2) mod 16), 10);
```





```
WHEN 400 32 => char_addr <=conv_std_logic_vector(( CHAR_mao+
                            (conv integer (vcnt -5)/2) mod 16).10):
      WHEN 400 16 => char_addr <=conv_std_logic_vector(( 16*
         conv integer (SEC10) + (conv integer (vcnt - 5) /2) mod 16), 10);
                => char addr <=conv std logic vector(( 16*
      WHEN 400
         conv integer (SEC1) + (conv integer (vcnt -5)/2) mod 16).10):
      WHEN 400+16 => char_addr <=conv_std_logic_vector(( CHAR dn+
                            (conv_integer(vcnt -5)/2) mod 16), 10);
      WHEN 400+32 => char_addr <=conv_std_logic_vector(( 16*
         conv integer (mSEC10) + (conv integer (vcnt -5)/2) mod 16), 10);
      WHEN 400+48 => char_addr <=conv_std_logic_vector(( 16*
         conv_i nteger (mSEC1) + (conv_i nteger (vcnt -5) /2) mod 16), 10);
      WHEN others => char addr <=char addr :
END CASE:
      IF charl_data((conv_integer(hcnt-400+64-2)/2 mod 8)='1' THEN
         qout_temp<= WHITE;
      ELSE qout_temp <= BLACK:
      END IF:
 END IF:
   ----显示秒表计时的小时(两位),为零不显
 IF (HOUR1/=0 or HOUR10/=0) the
 IF((hent>=400-114) and (hent<+400-64) and
                        (vcnt <5+16*2)) THEN
  CASE conv_integer(hcnt) \s
      WHEN 400-112 => has addr <=conv_std_lug_vector(( 16*
         conv_i nt egal (HOURIO) + (conv_i nt eger (Nont - 5) /2) mod 16), 10).
      WHEN 400-96 *> char_addr <-conv_std_ogic_vector(( 16
         *conv_integer(HOUR1)+(conv_integer(vcnt -5)/2) mod 16), 10);
      WHEN 400 80 -> char_addr <=conv_std_logic_vector(( CHAR_mao+
                              **Conv_i nt eger (vcnt -5) /2) mod 16), 10);
      WHEN others => char_addr char_addr ;
 END CASE
      IF char1 data((conv integer(hcnt-400+114-2)/2) mod 8) = 1 THEN
            qout_temp<= WHITE;
      ELSE
            gout_temp <=BLACK;</pre>
      END IF:
 END IF:
 END IF:
END IF:
END PROCESS:
                      中文字符移动速度
PROCESS(clk)
 variable cnt: integer range 0 to 131071;
 BEGI N
  IF(clk='1' AND clk'event) THEN
     IF cnt=130000 then cnt := 0;
       count_addr <= count_addr 1;
     ELSE cnt := cnt + 1:
       count addr<=count addr:
```

### EDA 技术及数字系统的应用

```
END IF;
END IF;
END PROCESS(key) BEGIN

CASE key 1s

WHEN "00" => k<=1; tempxx<= 400- k*wi de/2; tempyy<=300- k*l ong/2; --show 128*128

WHEN "01" => k<-2, tempxx<= 400 k*wi de/2; tempyy<=300 k*l ong/2; show 256*256

WHEN "10" >> k<=3; tempxx<= 400 k*wi de/2; tempyy<=300 k*l ong/2; show 384*348

WHEN "11" => k<-4; tempxx<= 400- k*wi de/2; tempyy<=300- k*l ong/2; show 384*348

WHEN "11" => k<-4; tempxx<= 400- k*wi de/2; tempyy<=300- k*l ong/2; --show 512*512

WHEN others => k<=0;
END CASE;
END PROCESS;
END ONE;
```

在以上的 mid 模块中,为了保证图片和字符能正常显示。 (李诺器 ROM 的地址计算是 很重要的。例如,对于一个图片(128×64),在屏幕指定位 (宋) 包示图片,由于显示器显示方式是逐行扫描(hent 和 vent),当显示器像素点 (大) 也是 (大) 位置时,就开始对图片存储器的地址进行访问,从而显示存储的图片数据(大) 整条点)。因此,存储器 ROM 的地址计算为(hent-x)+(vent-y)×128,并且指定图上、示心性。以下为图片显示语句:

```
IF((vcnt > y ) and(vcnt< y+64 (and(vcnt>x) and (hcnt<x +128)) THEN qout_temp<=qin:
ELSE qout_temp< = BLUE:
END IF:
```

对于文字字符的存储器 ROM,在屏幕指定 (\*\*\*) 显示 " 电文字,其方法与图片 ROM 的方法有 " 点不问。例如,一个文字字符的大小为 16×32,采用逐行取字模的方法。这样字符 ROM 的每个特储单元为 16 位文 《 一个字符的 '行(16 个像素点),每两个字符 存储地址相卷 (\*\*\*)。因此文字存储器 ROM 前地址计算为((hent x)/16)\*32+(vent y)mod 32,以下为显示 " 单文字(10 个)的语句:

```
IF((hcnt>=x) and(hcnt<x+16*10) and(vcnt>=y) and (vcnt<y+32)) THEN
IF q((hcnt-x-9) mod 16) = '1' then qout_temp<= RED;
else qout_temp <=WHITE;
END IF;</pre>
END IF:
```

要让显示的图片和一串文字能移动,只需要改变坐标(x,y)值,如 x 和 y 加一或减一,将使图片和一串文字发生直线移动或斜线移动。如果要让图片放大整数倍 k,就是将 ROM 的每个存储单元重复输出数据 k 次,其 ROM 的地址计算为 $(hent\ x)$ k+ $(vent\ y)$ /k×128。

整个系统在 DEO 开发板进行了调试和演示。本实例主要介绍 VGA\_controller 模块、mid 模块和图片文字存储器(imgrom 模块、move\_word\_rom 模块。char\_rom\_d 模块)。 VGA\_controller 模块可以保障显示器的正常显示,mid 模块可以控制显示方式,不仅能放大、缩小,还能旋转及进行其他处理。这些模块在实际的工程应用中比较常用,熟练掌握其设计方法。对 PPGA 的学习有从入门到最高的整裁。

### 8.2 PS/2 键盘接口设计与 VGA 显示

PS/2 接口是计算机最常用的接口之 , 用于鼠标、键盘等输入设备。1983 年, IBM 推出了IBM PC/XT 键盘及其接口标准。该标准定义了 83 键, 采用 5 脚 DIN 连接器和简单的串行协议。1984 年, IBM 推出了IBM AT 键盘接口标准。该标准定义了 84~101 键, 采用 5 脚 DIN 连接器和双向串行通信协议,此协议依照第:套键盘扫描码集设有 8 个 E机到键盘的命令。到了 1987 年, IBM 又推出了 PS/2 键盘接口标准。采用 6 脚 mini-DIN 连接器,该连接器在封装上更小巧,仍然用双向串行通信协议并且提供可选择的第二套键盘扫描码集使用少),同时支持 17 个 E机到键盘的命令。一般具有不规连接器的键盘称为 AT 键盘, 而具有六脚 mini-DIN 连接器的键盘则称为 PS/2 键盘(K) 8.8)。现在,市面上的键盘都和 PS/2 及 AT 键盘兼容,只是功能不同而已。

键盘是嵌入式系统的最重要的输入设备之一,是实现人机交互的重要途径。扫描式矩阵键盘(如 4×4 键盘)虽然电路简单,但不具有通知的,当需要使用较多的按键输入时,会占用较多的 I/O 端口。随着标准 PS/2 键盘投入的不断成熟,在嵌入式系统中,用标准 PS/2 键盘公越来越广泛。因此,本实例就是对她作描述语言设计基于 FPGA 的标准 PS/2 键盘接口,实现标准 PS/2 键盘的输入到 VGA 显示器上的信息显示。



图 8.8 PS/2 接口的引脚图(孔)

#### 8.2.1 PS/2 接口及键盘扫描码

PS/2 接口是通过 6 脚的 mini-DIN 连接器和外设连接的。如图 8.8 所示为 PS/2 接口的引脚图(孔)。PS/2 接口的引脚图有四个脚有意义。它们分别是时钟(Clock 脚)、数据(Data 脚)、电源(+5V 脚)和地(电源 Ground 地)。PS/2 设备有主从之分,现在广泛使用的 PS/2 键盘 献标均工作在从设备方式下。使用中,主设备提供+5V 电源给 PS/2 接口,PS/2 接口的时钟与数据线都是集电极开路结构,必须外接上拉电阻,一般上拉电阻设置在主设备中,它们平时保持高电平,有输出时才被拉到低电平,之后又自动上浮到高电平。主从设备之间的数据通信采用双向同步方式传输,时钟信号一般由从设备产生。

## EDA 技术及数字系统的应用

键盘发送数据,而 PS/2 键盘则不会抑制 PC 发送数据。一般两设备间传输数据的最大时钟 频率是 33kHz,大多数 PS/2 设备工作在  $10\sim20$ kHz。推荐值在 15kHz 左右,也就是说,Clock(时钟脚)高、低电平的持续时间都为 40μs。每 数据帧包含  $11\sim12$  个位,如图 8.9 所示为标准 PS/2 键盘数据输出格式。它包含 1 个起始位(逻辑 0)、8 个数据位(扫描码)、1 个奇偶验位、1 个停止位(逻辑 1),其计 11 位。




图 8.9 标准 PS/2 键盘数据输出格式

当 PS/2 键盘要发数据时, 首先要检查 Clock 时钟脚的 (本情况, 如电压为低电平, 则 表示主机抑制了通信; 如电压为高电平, 则 PS/2 /键 本边有发送数据的控制权。首先发送数据格式的起始位(低电平), 然后才发送数据(低处)为发送), 跟有发送奇校验位, 最后才发送数据(低处)发送), 跟有发送奇校验位, 最后才发送数据格式的停止位。当时钟为高电平时, 2000 数据, 在时钟的下降沿时, PS/2 键盘把数据锁存在 Data 数据线上。

PS/2 键盘其实就是一个人型的衰速,阵阵,它们由安装在电路板上的处理器(称为键盘编码器)来监视者。虽然不同似键从时能采用不同的处理器、计是它们完成的任务都是一样的,即监视哪些按键被按不下。哪些按键被释放,并将这些信息传送到主机。

如果发现有按键按下,释放或长按、键盘、发达、扫描码"的信息到主机。扫描码有两种不同的类型。延归和断码。当一个键数接下去或长按时、键盘就发送通码。当一个键数接下去或长按时、键盘就发送通码。当一个键被释放时,键处或发送断码。每个键盘被分记了唯一的通码和断码,这样主机通过查找唯一的扫描码就可以确定是哪个按键被按下或释放。每个键一整套的通断码组成了"扫描码集",现在所有的键盘都采用第二套扫描码。由于没有一个简单的公式可以计算扫描码,所以要知道某个特定按键的通码和断码,只能采用查表的方法来获得。需要特别注意的是,按键的通码值表示键盘上的一个按键,并不表示印刷在按键上的那个字符,这就意味着通码和 ASCII 码之间没有任何关联。

另外,第:套通码都只有一个字节,但也有少数"扩展按键"的通码是两字节或四字节,这类码的第一个字节总是 0xE0。与通码一样,每个按键在释放时,键盘就会发送一个断码。每个键也都有它自己的唯一的断码,不过断码与通码之间存在着必然的联系。多数第:套断码有两个字长,它们的第一个字节是 0xF0,第二个字节就是对应按键的通码。扩展按键的断码通常有三个字节,前两个字节为 0xE0 和 0xF0,最后一个字节是这个按键通码的最后一个字节。表 8-2 列出了 PS/2 键盘按键的通码和断码。





## 表 8-2 PS/2 键盘按键的通码和断码

键值	通码	断码	键值	通码	断码	键值	通码	断码
A	1C	F0,1C	9	46	F0,46	1	54	F0,54
В	32	F0,32	,	0E	F0,0E	INSERT	£0,70	E0,F0,70
С	21	F0,21		4E	F0,4E	HOME	E0,6C	E0,F0,6C
D	23	F0,23	=	55	F0,55	UP	E0,7D	E0,F0,7D
Е	24	F0,24	\	5D	F0,5D	DELETE	E0,71	E0,F0,71
F	2B	F0,2B	BKSP	66	F0,66	END	E0,69	E0,F0,69
G	34	F0,34	SPACE	29	F0,29	DOWN	E0,7A	E0,F0,7A
Н	33	F0,33	TAB	0D	F0,0D	U ARROW,	E0,75	E0,F0,75
1	43	F0,48	CAPS	58	F0,58	L ARROW	E0,6B	E0,F0,6B
J	3B	F0,3B	L_SHFT	12	F0,12	D.ARROW	E0,72	E0,F0,72
K	42	F0,42	L CTRL	14	F0,14	ARROW	E0,74	E0,F0,74
L	4B	F0,4B	L_WIN	E0,1F	E0,F0,7F	KP NUM	77	F0,77
M	3A	F0,3A	L_ALT	11	FOX	KP_/	E0,4A	E0,F0,4A
N	31	F0,31	R_SHFT	59	1 70,59	KP_*	7C	F0,7C
O	44	F0,44	R_CTRL	ERNI	E0,F0,58	KP	7B	F0,7B
P	4D	F0,4D	R_WIN <	E0.23	E0,F0,27	KP_+	79	F0,79
Q	15	F0,15	R_ALT	€0,11	E0,F0,11	RAEN	E0,5A	E0,F0,5A
R	2D	F0,2D	APPS	E0,2F	E0,F0,3F	KP	71	F0,71
S	IB	F0,1B	ENTER	5A	FQ.5/A	KP_0	70	F0,70
T	2C	F0.2C	ESC	76 5	F0.08	KP_1	69	F0,69
U	3C ,	F0,30	FI	05	F0,07	KP_2	72	F0,72
V	2A ´	F0,2A	F2	06	F0,0F	KP_3	7A	F0,7A
W	1D	F0,1D	F3	04	F0,17	KP_4	6B	F0,6B
X	22	F0,22	F4	0C	F0,1F	KP_5	73	F0,73
Y	35	F0,35	F5	03	F0,27	KP_6	74	F0,74
Z	1A	F0,1A	F6	0B	F0,2F	KP_7	6C	F0,6C
0	45	F0,45	F7	83	F0,37	KP_8	75	F0,75
- 1	16	F0,16	F8	0A	F0,3F	KP_9	7D	F0,7D
2	1E	F0,1E	F9	01	F0,47	1	5B	F0,5B
3	26	F0,26	F10	09	F0,4F	;	4C	F0,4C
4	25	F0,25	F11	78	F0,56	,	52	F0,52
5	2E	F0,2E	F12	07	F0,5E	,	41	F0,41
6	36	F0,36	PRINT	E0,7C	E0,F0,12		49	F0,49
7	3D	F0,3D	SCROLL	7E	F0,5F	/	4A	F0,4A
8	3E	F0,3E	PAUSE	77	F0,77			



#### 8.2.2 设计要求

本实例根据标准 PS/2 键盘的通信协议,用硬件描述语言设计基于 FPGA 的标准 PS/2 键盘接口、通过键盘的字符输入、完成把键盘按键的扫描码转换成字符 ASCII 码的过程,成功实现了标准 PS/2 键盘的字符输入在 VGA 显示器上的信息显示。本设计具有较好的通用性和可移植性。具体的设计要求如下。

- (1) 在 VGA 显示器的指定窗口中显示键盘输入的字母、数字和其他符号。
- (2) 每输入一个符号,显示能自动往后移动一位,并且用键盘的 Shift 键(上档转换键) 实现大小字母的输入显示。
- (3) 在指定窗口中完成一行的显示后能自动换行和手动换行。显示完一屏后能自动进入第一行显示输入。
  - (4) 利用键盘的退格(backspace)键实现显示字符的修改。

本系统主要接受标准 PS/2 键盘发出的信息,即扫描码的流向(核脊键)和断码(松开键),并且把按键的扫描码转换成字符 ASCII 码。然后利用。ASCII 码对应的字符显示点阵库的 ROM,从而实现字符的 VGA 屏幕显示。如图 8.10 页。对该系统项层原理图。在该图中为了显示方使,PLL 模块(50MHz 转换为 40MHz)和(VDA 控制模块(VGA\_controller 模块)已经省去,只包括了两个模块:键盘字符模块(bx2\_char 模块)和字符库幕显示模块(text\_vga 模块)。VGA 控制模块已在上一节中进入了产到介绍。图中的 kb\_data 和 kb\_clk 两个输入信号为 PS/2 键盘接口的数据和时间线、键盘字符模块实现用并数据和扫描码到 ASCII 码的转换,字符屏幕显示模块流度入分的显示方式,text\_xev。模块的输出(red、green、blue)连接 VGA 控制模块。




图 8.10 PS/2 键盘接口与 VGA 显示的顶层原理图



#### 8.2.3 各功能模块的实现

下面主要介绍键盘字符模块(ps2\_char 模块)和字符屏幕显示模块(text\_vga 模块)的设计过程。

#### 1. 键盘字符模块(ps2 char 模块)

根据 PS/2 接口的通信协议,即每在时钟线上发一个脉冲,就在数据线上发送一位数据,ps2\_char 模块只接收 PS/2 键盘发出的信息(不向键盘发出信号),即键盘向 上机通信。键盘的状态每改变一次(敲击了一次),键盘至少会发出一个字节的数据,在有键按下时会向 上机发送该键的通码,当键释放时发送断码。例如,键 "A"的通码为 0x1C,键 "A"的断码为 0xF0, 0xIC,因此当要传送键"A"时,键盘发送的数据包的代码是 0x1C, 0xF0, 0xIC。

ps2\_char 模块首先实现串并转换功能,即把串行数据转变成矿稀要的并行数据,并且 识别出通码和断码,然后把扫描码转换为 ASCII 码输出。(148.10 中,ps2\_char 模块上的输出端有四个; asicII\_code[7..0]为 ASCII 码输出,keyst) 为输出数据有效标志(下降沿)、shift\_f 为键盘的"shift"键指示,dataerror 为数据描述指示。ps2\_char 模块的 VHDL 源代码如下:

```
LIBRARY I EEE: USE I EEE, STD LOGIC 184, ALL:
USE I EEE. STD_LOGI C_ARI TH. ALK VISE I EEE. STD_LOGI C_UNSI GNED. ALL:
ENTITY ps2 char IS
PORT( clk : IN STD, LOGIC
      kb_clk : IN-STD-LOGIC:
      kb data : IN'STO LOGIC:
      asi cl I code -OUT STD LOGIC VECTOR 7 DOWNTO O).
      kevEN / OUT STD LOGIC
      shift t
                 : OUT STD_LOOK
      detaerror : OUT STD_LOGIC :
END ps2 char:
ARCHITECTURE behave OF ps2_char IS
   signal shiftdata : STD_LOGIC_VECTOR(7 DOWNTO 0); -- 接收的数据
   signal keycode : STD_LOGIC_VECTOR(7 DOWNTO 0); -- 通码
   signal datacoming : STD_LOGIC;
                                                   -- 接收数据标志
   signal kbclkreg, kbclkfall : STD_LOGIC;
                                                   -- 计算数据的位数
   signal cnt : INTEGER RANGE 0 to 15:
   signal parity
                  : STD LOGIC:
                                                    -- 奇偶校验值
   signal shift : STD_LOGIC;
                                                    -- shift 键标志
   signal isfo, isfol : STD LOGIC:
                                    -- 接收到断码 FO 后,按键松开标志
BEGI N
PROCESS( clk) BEGIN
                                    -- 检测 kb cl k 的下降沿
    IF clk' event and clk = 'l' THEN
      kbcl kreg <= kb_cl k;
      kbclkfall <= kbclkreg and (not kb_clk);
    END IF:
END PROCESS:
```

```
PROCESS( clk ) BEGIN
   IF clk'event and clk = '1' THEN
      IF kbclkfall = '1' and datacoming = '0' and kb_data = '0' THEN
         datacoming <= '1';
                                                    -- 检测起始位' O'
         cnt <= 0; parity <= '0';
      ELSIF kbclkfall = '1' and dat acoming = '1' THEN -- 开始接收数据
         IF cnt = 9 THEN
                                                    -- 检测停止位'1'
            IF kb_data = '1' then
                  datacoming <= '0':
                  dataerror <= '0';
            ELSE dataerror <= '1':
            END IF:
            cnt <= cnt + 1:
         ELSIF cnt = 8 THEN
                                                       检测奇偶验位
            IF kb data = parity THEN
                 dataerror <= '0':
            ELSE dataerror <= '1'.
            END IF:
            cnt <= cnt + 1,
         ELSE
            shiftdata <= kb_data & shiftdata(7 downto 1).
            parity <= parity xor kb data,
                                              -- 产生奇偶校验值
            cnt <= cnt + 14
         END IF:
      END LF:
      keycode <= shift data
    END IF:
END PROCESS:
PROCESS(clk)> BEGIN
                                            处理断码标志
   IF clk'event and clk = '1' XHEN
      Ne cot = 10 then isfol<=isio;
         IF shiftdata = "11110000" THEN -- 接收到断码 FO 后
                isfo <= '1';
                                -- 按键松开标志置' 1'
         ELSE isfo <= '0';
                                        -- 按键松开标志清零
         END LE:
       END IF:
   END IF:
END PROCESS:
keyEN <= datacoming and(not isfol); -- keyEN 输出数据有效(下降沿)
                                        --shift 键检测
process(isfo) begin
    IF isfo'event and isfo='0' THEN
      IF cnt=10 and (keycode="00010010" or keycode="01011001" )then
        shift <= not shift: END IF:
    END IF:
    shift_F<=shift;
END PROCESS;
   -- PS2 键值 >ASI CI I ---
PROCESS(clk) BEGIN
  IF clk'event and clk = '1' THEN
```



```
CASE "000" & shift & keycode is
   WHEN x"016" => asicl1 code<=x"31"
                                             ; 2
   WHEN x"Ole"
                      asi cl 1 code<=x"32"
                  =>
                                             : 3
   WHEN x" 026"
                      asi cl1 code<=x"33"
   WHEN x" 025"
                  =>
                      asi cl1 code<=x"34"
                                             . 4
   WHEN x"02e"
                  =>
                      asi cII code<=x"35"
                                             , 5
   WHEN x"036"
                  ---
                      asi cl1_code<-x"36"
                                             : 6
   WHEN x" 03d"
                      ast cll_code<=x"37"
                                             : 7
                  =>
                                             . 8
   WHEN x"03e"
                      asi cl I _code<=x" 38"
                      asicII code<-x"39"
   WHEN x"046"
                                             . . . 9
                  =>
   WHEN x" 045"
                      asi cl1 code<=x"30"
                  =>
   WHEN x"O1c"
                      asicII code<=x"61"
                                             . -- a
                  ->
   WHEN x"032"
                      asi cl I code<-x"62"
                                             . - - b
                      asi cl1_code<=x"63"
   WHEN x"021"
                  E >
                                             1--0
                                             · - - 9
   WHEN x"023"
                      asi cl1 code<=x"64"
                  m>
                                            11.6
                      asi cl I code<=x"65"
   WHEN x" 024"
                  =>
   WHEN x"02b"
                      ası cII code<=x" 66"
                  =>
   WHEN x"034"
                      asi cl I code<=x 67
                                              --0
   WHEN x"033"
                  =>
                      asi cl I _code<-x" 68
                                             . - - h
   WHEN x"043"
                      ası cl I code 69
                  =>
   WHEN x"03b"
                  E >
                      asi cl I_code = x" 6a"
                      ası el I code <= x" 6b"
   WHEN x"042"
                                             . - - k
   WHEN x"04b"
                      asi cl _code<=x"6c"
                  =>
                      asi d'I_code<=x"6d"
   WHEN x" 03a"
                  =>
   WHEN x'031",
                     asi cl I _code<-x" 6e"
                                              - - n
                    asi cl I_code<-x 6f
   WHEN x" 044"
                 100
                                           1 . -- 0
   WHEN x" OAd"
                      asi cl I code < x 70"
                                             . - - D
                      asi cl I_code <-x 71"
   WHEN x 015"
                  =>
                                             1 -- a
   WHEN x" 02d"
                      asi cl L code x x 72"
                  =>
   WHEN " OID"
                      asi del code<=x" 73"
                  =>
                                             , -- S
   WHEN x" 02c"
                  =>
                      asi cl/leode<=x"74"
   WHEN x" 03c"
                      asi cII code<=x"75"
                                             . - - u
   WHEN x"02a"
                      asi cII code<=x"76"
                  =>
                                             . - - V
   WHEN x"Old"
                      asi cI I _code<=x" 77"
                  ->
                                             : --W
   WHEN x" 022"
                  =>
                      asi cI I_code<=x" 78"
                                             , --X
   WHEN x"035"
                  =>
                      asi cI I_code<=x" 79"
                                             , -- y
   WHEN x"01a"
                      asi cII code<=x"7a"
                  =>
                                             : - - Z
   WHEN x"041"
                  =>
                      asi cII code<=x"2c"
                      asi cII code<=x"2e"
   WHEN x" 049"
                  =>
   WHEN x" 04a"
                      asicII code<=x"2f"
   WHEN x"04c"
                      asi cII code<=x"3b"
                  =>
                      asi cI I _code<=x" 27"
   WHEN x"052"
                  =>
   WHEN x" 054"
                      asi cII code<=x"5b"
                  =>
   WHEN x" 05b"
                  =>
                      asi cII code<=x"5d"
                      asi cI I _code<=x" 5c"
   WHEN x"05d"
                      asi cI I _code<=x" 2d"
   WHEN x"04e"
                  =>
   WHEN x" 055"
                  =>
                      asi cI I _code<=x" 3d"
   WHEN x"029"
                      asi cII code<=x"20"
                                             : Space
                  =>
   WHEN x"00e"
                      asi cII code<=x"60"
```

```
WHEN x" 05a"
                  asi cll code<=x"0d"
                                          : - Enter
WHEN x"066"
                  asi cH code<=x"08"
                                          : - - Backspace
WHEN x" 071"
                  asicII code<=x"7f"
                                          : - - DEL.
              =>
              --shift 上档转换键 ---
                  asi cl1 code<=x"21"
WHEN x" 116"
              =>
                                          . @
WHEN x"11e"
              =>
                   asi cII code<=x" 40"
WHEN x" 126"
              ---
                  asi cl1_code<-x"23"
                                          : #
WHEN x" 125"
                  ast cll_code<=x"24"
              =>
                                          . %
WHEN x" 12e"
                  asi cl I _code<=x" 25"
                  asi cl1 code<=x"5e"
                                          : - - ^
WHEN x" 136"
              =>
WHEN x" 13d"
                  asi cl I _code<=x" 26"
                                          : 8
              =>
WHEN x"13e"
                  asi cl I code<=x"2a"
                                          . . . *
              ->
WHEN x" 146"
                  ası cl I code<=x"28"
                  asi cl 1 _code<=x" 29"
WHEN x" 145"
              EE>
                  asicl1 code<=x"3c"
WHEN x" 141"
              m>
                  asi cl I code<=x"3e"
WHEN x" 149"
              =>
                  ası cII code<=x"3f."
WHEN x" 14a"
              =>
WHEN x" 14c"
                  asi cl I code<=x3a
WHEN x" 152"
              =>
                  asi cl I _code<4x" 22
                  ası cl I code 7b
WHEN x" 154"
              =>
WHEN x" 15b"
              =>
                  asi cl L code =x 7d"
WHEN x" 15d"
                  asi el I code <= x" 7c"
WHEN x"14e"
                  asi cl _code <= x" 5f"
              =>
                  asical _code<=x" 2b"
WHEN x" 155"
              =><
WHEN x'10e",
 HEN x'10e", -> as cl1_code<-x"7e*
                  asi cl I _code 41
WHEN x" 112"
                                          : - - A
                  asi cl I _code =x 42"
WHEN x 132
                                          : -- B
                  asi cl L code x=x" 43"
WHEN x" 121"
WHEN R" 123"
                  asi clif_code<-x"44"
                                          . - - D
WHEN x" 124"
                  asi cl/Lode<=x" 45"
                                          . - - E
WHEN x" 12b"
                   asi cI I code<=x" 46"
                                          . - - F
WHEN x" 134"
                  asi cII code<=x"47"
                                          . - - G
              =>
WHEN x" 133"
                  asi cI I _code<=x" 48"
                                          : - - H
              ->
                                          . - - 1
WHEN x" 143"
              =>
                  asi cI I_code<=x" 49"
WHEN x" 13b"
              =>
                  asi cI I_code<=x" 4a"
WHEN x" 142"
                  asi cII code<=x"4b"
                                          : - - K
              =>
WHEN x" 14b"
              =>
                  asi cI I _code<=x" 4c"
                                          . -- L
                                          . . M
                  asi cII code<=x"4d"
WHEN x" 13a"
              =>
WHEN x" 131"
                  asicII code<=x"4e"
                                          : - N
                  asi cII code<=x"4f"
                                          . 0
WHEN x" 144"
              =>
                  asi cI I_code<=x"50"
                                          . P
WHEN x" 14d"
              =>
WHEN x" 115"
                  asi cII code<=x"51"
                                          : 0
              =>
WHEN x" 12d"
              =>
                  asi cII code<=x"52"
                                          : R
                                          : S
WHEN x"11b"
                  asi cI I _code<=x" 53"
WHEN x" 12c"
                  asi cI I _code<=x" 54"
                                          ; T
              =>
                                          ; U
WHEN x" 13c"
                  asi cI I _code<=x" 55"
              =>
WHEN x" 12a"
                  asi cII code<=x"56"
                                          : V
              =>
WHEN x" 11d"
                  asi cII code<=x"57"
```



```
WHEN x" 122" => asi cl 1 code<=x" 58"
                                                  : - - X
          WHEN x" 135" =>
                            asi cl l code<=x"59"
                                                 . . . V
          WHEN x"11a" =>
                            asicII code<=x"5a"
                                                  : - - 7.
          WHEN x" 15a" =>
                            asi cl 1 code<=x"0d"
                                                  : - - Ent er
          WHEN x"129" => asi cI1 code<=x"20"
                                                  : -- Space
          WHEN x"166" => asi cII_code<=x"08"
                                                  : -- Backspace
          WHEN others => asicl1 code<=x"00"
       END CASE:
   END IE:
END PROCESS: END BEHAVE:
```

在以上的代码描述中,接收数据标志 datacoming=1 期间,接收 PS/2 键盘发出的 一个字节数据(8 位)。在处理断码标志的进程中,对于连续接收到两个或两个以上字节的数据判断是否有一个字节为 FO,如果有 FO,则表明 PS/2 键盘的按键是被破击了一次(按键被按下后又松开);如果没有 FO,表明 PS/2 键盘的按键是被一直按小校下后没有枪开),这时输出数据有效标志 keyEN 每次接收一个字节数据,就会产公人下降沿(有效),使一个字节数据(通码)转换为 ASCII 码端还线的输出,在显示屏上还线地显示该键的字符。对于按键被磁式了一次(发出:个字节的数据),而输出数据有效标志 keyEN 具产生一个下降沿,在最小角上及显示一次该键的字符。

ps2\_char 模块只对键盘的数字(0~9)。 清净(小) a~z 和大写 A~Z)、空格键(Space)、换行(Enter)、退格键(Backspace)和其他、类符号进行了扫描码转换为 ASCII 码输出。磁击键盘的 Shift 键可进行大小写字母转换的输入显示。该模块对于组合按键不能进行处理。

## 2. 字符屏幕显示模块(text, vga 模块)

字符屏幕显示模块通过 ps2 char 模块输出的 ASCIT Ps. 提取该字符的点阵字模库,在显示屏的指定窗口炉显示字符。因此需要存存的显示字符点阵字模的存储器 ROM, 个字符的字模大小为 pc6 点阵。由于字符的 ASCII 码是连续的,这样写字模存储器 ROM 的地址可以形成,种对应关系,通过 ASCII 码就可以访问到该字符字模 ROM 的存储范围。该模块只完成了 ASCII 码中第 32 个字符(Space)到第 126 字符(~)的输入显示。

为了显示一屏或一个窗口输入的字符,还必须有存储一屏或一个窗口字符信息的缓存器 RAM(显存),RAM 中的每个单元存储屏幕上需要显示字符的 ASCII 码及需要多少存储单元。可以这样来计算,若 VGA 显示器为 800×600,每个字符的字模大小为 8×16,那么 VGA 显示器每行可显示 100(800~8)个字符,显示字符的行数为 37(600×16 37.5),总共可显示 3700 个字符,所以需要 3700 个存储单元。text\_vga 模块设计的是在一个 400×320 窗口中显示字符,能显示 50×20 个字符,需要 100 个 RAM 的存储单元。text\_vga 模块的 Verilog HDL 源代码如下:

```
Module text_vga(clk,rst_n,data_input,flag,hsync_cnt,vsync_cnt,red,green,blue);
input clk, rst_n, flag; // flag(下跳)字符输入有效
input [7:0] data_input; // ASCII 输入
input [10:0] hsync_cnt, vsync_cnt; // 像素坐标
output [3:0] red, green, blue;
reg [3:0] red, green, blue;
```



```
// 40MHz
   wire clk:
  wire data flag:
                                     // 有效显示区 800×600 标志
  reg [11:0] ascii_data_addr;
  wire [7:0] ascii data out:
  wire [6:0] current char x:
                                 // 字符最大列数 100
  wire [5:0] current char v:
                                     // 字符最大行数 37
  reg [7:0] ascii_addr_table[100:0];
  wire [11:0] char_cnt, current_char_num;
  wire [7:0] ram_out:
  reg [7:0]
              dis_end_per_line [36:0]: // 记录每行输入的字符数
  reg [7:0] dis_x, dis_y;
                                    // 输入字符坐标(列数, 行数)
  parameter word_w =50, word_l =20;
                                   // 显示字符的列数和行数
  parameter word_x0=25, word_y0=8; // 显示窗口左上角坐标(25×8,8×16)
           data_flag=( hsync_cnt>=0 && hsync_cnt<799 &&
  assi gn
                      vsync_cnt >= 0 && vsync_cnt 599 ) ? 1 : 0;
  ascii_rom_ascii_rom_inst(.address(asci_data_addr),.clock(clk),
                      //存储一屏字符信息的双口 RAM(ASCII 码)
  ascii_addr_ram ascii_addr_ram_inst (data_input).
       .rdaddress(char_cnt)..rdchock(sk)..rden(data_flag&&(!flag)).
      . wraddress(current_char_num). wrclock(clk).
      . wren(!data_flag)..q(ran_out)).
           current_char_vsync_cnt)/16;
                                            // 显示字符的行数
 assi gn
           current_char_x2 (hsync_cnt +2) /8.
                                            7/显示字符的列数
 assi gn
 assi gn
           char cnt (current char y) *100 current char x.
           current char num = dis y*100+d(s x, // 当前输入的字符个数
 assı gn
al ways @ (negedge hst_n or negedge (1 ag)
  begi n
    if (trst_n)
     begin
       for(i=0; i<=36; i-i+1) dis end per line[i]<=0,
    esse if(|flag)
      begin if((data input >= 32) && (data input <= 126))
              begin dis_end_per_line[dis_y]<=dis_x;
                                                       end
            else if(data_input == 13)
                                                // 输入 Enter (换行)
      begin if (dis_y == word_y0+word_l-1)
                    begin dis_end_per_line[0]<=0; end
                    else begin dis_end_per_line[dis_y+1]<=0; end
  end end
               end
always @ (negedge rst_n or negedge flag)
  begi n
  if(!rst n) begin dis x <= word x0; dis y <= word y0; end
  else if([flag)
   begin if((data input >= 32) && (data input <=126)) // 输入的有效字符
      begin if (dis_x<= word_x0+word_w-2) begin dis_x<=dis_x+1; end
           else begin dis_x<=word_x0;
               if (dis_y < word_y 0 + word_l 1) dis_y < = dis_y + 1;
               else begin dis v<=word v0:
     end end
                 end
```





```
else if (data input == 13)
                                                 // 输入Enter(换行)
           begin dis x<=word x0:
             if(dis_v = word_v0+word_l 1) dis_v = word_v0:
               else dis vondis v+1:
            end
                                                 // 输入Backspace(退格)
        else if (data_input == 8)
           begin if(dis_x > word_x0) dis_x <= dis_x-1;
               else if(dis_y > word_y0)
                 begin dis v<=dis v-1: dis x<=word x0+word w-1: end
               else begin dis_y<=word_y0; dis_x<=word_x0; end
     end end
    always @ (negedge clk)
                                                 // 显示字符的点阵字模
     begin if(data_flag)
     begin ascii_data_addr<=(ram_out-32)*16+(vsync_cnt-word_y0*16)%16;
       if( ascii data out[(hsvnc cnt)%8] &&
                      ((hsync_cnt/8) <=dis_end_per_(ne[char_cnt/100]))
            // 字符颜色(白色)
            begin red<= 4'b1111, green<= 4'b133 blue<= 4'b1111, end
        else // 字符背景色(黑色)
            begin red<= 4' b0000, green<= > b0000, blue<= 4' b0000, end
begi n
        if ((hsync_cnt<word_x0*8+4))(hsync_cnt>(word_x0+word_w)*8+4))
          begin red<= 4' b0000, green<= 4' b1111, blue<= 4' b1111, end
        begi n
        if ((vsync_cnt<(word_y0*16-4))||(vsync_cnt>((word_y0+word_i)*16+3)))
          begin red 2-4 00010. green <= 4 bill blue <= 4 b0000. end
    begin ,
        if ((hsync_cnt >word_x0*8-6) &&(hsync_cnt <= (word_x0+word_w) *8+4))
        begi n
          \sqrt{f} ((vsync_cnt > (word_y0*16-7)) &&(vsync_cnt < (word_y0*16-3))
                  ((vsync_cnt>((word_y0+word_l)*16+2)) &&
                       (vsync_cnt<((word_y0+word_1)*16+6))) )
          begin red<= 4' b1111; green<= 4' b0000; blue<= 4' b1111; end
       end end
       begi n
        if((vsvnc cnt>(word v0*16-5))&&(vsvnc cnt<=((word v0+word 1)*16+5)))
        begi n
         if ( (hsvnc cnt>word x0*8-6) &&(hsvnc cnt<word x0*8-2) ||
               ( hsync_cnt > (word_x0+word_w) *8+1) &&
                      ( hsync_cnt < (word_x0+word_w) *8+5))
         Begin red<= 4'b1111: green<= 4'b0000: blue<= 4'b1111: end
        end end
    end
    el se
      begin red<= 4' b0000; green<= 4' b0000; bl ue<= 4' b0000; end
    endmodul e
```



在以上的代码描述中包含了:个"always"过程块,并且调用了字符点阵字模 ROM(ascii\_rom)和字符信息缓存器 RAM(ascii\_addr\_ram)。ascii\_addr\_ram 模块充当显存的 功能、它输出的 ASCII 码按照以下公式,就能得到字模 ascii\_rom 模块中存储该字符对应 的字據数据。

(字符的 ASCII 码-32)×16+0=字符对应字模的第 0 行数据(8 位) (字符的 ASCII 码-32)×16+1=字符对应字模的第 1 行数据(8 位)

(字符的 ASCII 码-32)×16+15=字符对应字模的第 15 行数据(8 位)

显示屏幕上的一个像素点都属于一个字符的字模数据中的一个点,每扫描到一个 (hsync\_cnt, vsync\_cnt)像素点,先判断这个像素点属于 ascii\_addr\_ram 中的哪个位置,这 个位置存放着某个字符的 ASCII 码,再根据这个 ASCII 码从 ascii\_tom 中读出字模数据, 用于显示这个像素点(打色或黑色)。

在一个屏幕或窗口的最左上角显示第一个字符时、一个把要显示字符的 ASCII 码值输入到该模块的输入端 data\_input[7:0]上,然后输入场 fhog 接收一个下降沿信号,此时这个字符的 ASCII 码键写入到 ascii\_addr\_ram 中的第 0 位置第一个存储单元)。如果还需要输入显示一个字符,把要显示字符的 ASCII 码轴输入到 data\_input[7:0] 输入端上,flag 输入端再接收一个下降沿信号,ASCII 码轴输入到 ascii\_addr\_ram 中的第 1 位置(第二个存储单元)。若不断从键盘输入字符,由 ps2 char 模块输出的 ASCII 到值依次写入到 ascii\_addr\_ram 的存储单元(递增)中。当一种或衡1 的字符输制后序编入字符,该字符的 ASCII 码写入到 ascii\_addr\_ram 中的第 6 位置,覆盖原来的 ASCII 写一字符在屏幕上显示信息的过程就是依次不断地读取。实证 addr\_ram 的 ASCII 函值、其根据这个值从 ascii\_rom 中读出字模数据,在屏幕上显示了影。改变 ascii\_addr\_cam 以来个存储单元的 ASCII 码值,就会改变该存储单元对应条字幕位置上的字符。

text\_vga 模块源代码中的第一个"always"过程块完成每行输入字符数的记录(dis\_end\_per\_line [36:0]),变量dis\_end\_per\_line 表示屏幕某一行显示多少个字符,当某一行输入显示一些字符(如 5 个字符)后,就按 Enter 键,产生换行。这时变量 dis\_end\_per\_line 记录该行显示的字符数(为 word\_x0+5),同时对该行字符显示进行像素点扫描判断,其判断语句(在第三个"always"过程块中)为;

当 hsync\_cnt/8)~dis\_end\_per\_line[char\_cnt/100]成立时,表明显示的像素点没有超过dis\_end\_per\_line 记录的字符数(为 word\_x0+5),应该显示像素点对应的字符。否则判断语句不成立,也就不显示(显示字体背景色)。这样对于换行后,在 ascii\_addr\_ram 中的原数据(ASCII 码)对应的字模在新的 行中不会被显示,只显示新输入的字符。



## 8.3 PS/2 鼠标接口设计与 VGA 显示

PS/2 鼠标接口与 PS/2 键盘接口相同,如图 8.8 所示,也是通过 6 脚的 mini-DIN 连接器和外设连接的。PS/2 鼠标接口的引脚分别是时钟(Clock 脚)、数据(Data 脚)、电源(+5V 脚)和地(电源 Ground 地)。也是采用标准的 PS/2 协议(一种双向同步串行协议),即每在时钟线上发一个脉冲,就在数据线上发送一位数据。在相互传输中,上机拥有总线控制权、即它可以在任何时候抑制鼠标的发送。方法是把时钟线一直拉低,鼠标就不能产生时钟信号和发送数据。在两个方向的传输中,时钟信号都是由鼠标产生的,即上机不产生通信时钟信号

#### 8.3.1 PS/2 鼠标的工作模式和数据格式

目前,市面上鼠标的种类较多,按照工作原理可分为最高层标、光电式鼠标和无线鼠标,按照鼠标的接口可分为 PS/2 接口鼠标、串行核风息协和 USB 接口鼠标。并且鼠标上的按键数行两键、三键和滚轮等。标准的 PS/2 以大大的输入有 X(左右)位移、Y(上下)位移、左键、中键和右键。鼠标以一个固定的频、皮取这些输入并更新不同的计数器,然后标记出反映的移动和按键状态。

标准的鼠标有两个计数器保持位意的制定: X 位移计数器和 Y 位移计数器,可存放 9 位的 :进制补码,并且每个计数器单有相关的溢出标志。它们的内容连同三个鼠标按键的状态。起以三字节数据包的形式发送给主机。PS/2 鼠标花、样过程中,发送位移和按键信息给主机的数据包格式显表 8-3 所列。

表 8-3 三字节数据包格式

	1			Viller				
	Bil7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
Bytel	Y	X溢出	Y符号	X 符号	1	中键	右键	左键
Byte2		X 位移						
Byte3		Y位移						

在表 8-3 中,Bytel 中的 Bit0、Bit1、Bit2 分别表示左、右、中键的状态,状态值"0"表示释放,"1"表示按下; Byte2 和 Byte3 分别表示 X 轴和 Y 轴方向的移动计量值,是 二进制补码值。最标每隔一段时间,就会采样一次(默认每秒 100 次)。若检测到发生位移或按键状态变化,就会发送一个数据包(三字节)。一旦位移数据发送给 E机。位移计数器就会复位。X 轴的位移信息记录在第一字节(Byte1)的第 4 位和第三字节(Byte2)的所有 8 位,共 9 位数据中,组成了一个带符号的 9 位 正进制补码。当符号位为 0 时,为正数,表示银标向右移动;当符号位为 1 时,为负数,表示银标向左移动。Y 轴的位移信息记录在第一字节(Byte1)的第 5 位和第三字节(Byte3)的所有 8 位,组成了一个带符号的 9 位。进制补码。当符号位为 0(正号)时,表示银标向上移动;当符号位为 1 (负号)时,表示银标向上移动。要让银标正常工作银标向上机发数据,上机必须先发送一个 0 x F 4 命令,让鼠标进入数据

## EDA 技术及数字系统的应用

报告状态。然后鼠标才会在每次按下、释放和移动时发送一个数据包,数据包中的每字节 前义都有一个开始位,每字节后义都有一个奇校验位和一个结束位,按照 PS/2 通信协议 发送每字节。

数据报告是根据鼠标工作模式来处理的,对 PS/2 鼠标有以下四种工作模式。

- (1) Reset: 鼠标在上电或收到 "Reset" (0xFF)命令后进入 Reset 模式。鼠标发送 BAT 完成代码到上机,该代码不是 0xAA(BAT 成功)就是 0xFC(错误)。如果上机收到了不是 0xAA 的回应,就需要重新给鼠标供电,这样便会引起鼠标复位并重新执行 BAT。在鼠标发送完 BAT 后,鼠标接着发送设备 ID,这个 ID 用来识别是键盘还是处于扩展模式中的鼠标。鼠标发送自己的设备 ID 给主机后,便自动进入 Stream 模式。注意鼠标设置的一个默认值之一是数据报告被禁止,这就意味着鼠标在没收到"使能数据报告"(0xF4)命令之前不会发送任何位移数据包给主机。
- (2) Stream:该模式是操作的默认模式。在 Reset 执行完成后。 但是多数软件使用鼠标的模式。如果上机先前把鼠标设置到了 Remote 模式,那么它说及这 Set Stream Mode(OxEA) 命令給鼠标,让鼠标重新进入 Stream 模式。在 Stream 模式中, 口鼠标检测到位移或发现一个或多个鼠标按键的状态改变了,就发送位核数据型。 数据报告的最大速率被认为是采样速率, 其范围可以是 10~200Hz。该参数的黑状值是 100Hz,不过上机可以用"设置采样速率。(OxF3)"命令来设置新的采样速率。
- (3) Remote: 在某些情况下 Remote 被关很有用,可以通过发送 Set Remote Mode(0xF0) 命令进入。在这个模式下,最标以为前的采样速率读取输入,并更新它的计数器和标志。但是它只在主机请求数据时边报告给上机位移和按键状态。上机通过"读数据"(0xEB)命令来获得数据,在收到命令后录标发送位移数据包裹复程它的位移计数器。
- (4) Wrap: 这是一个"同声"模式,用来被求良标。鼠标收到的每个字节都会被发问到主机,其至收到数量一个有效的命令,就证据不会应答这条命令,它只是把这个字节发送给主机,仍必明介命令例外,即 Reset 命令和 Reset Wrap Mode 命令。Wrap 模式可以通过发送 Set Wrap Mode(0xEC)命令给鼠标来进入,要退出 Wrap 模式,主机必须发布 Reset(0xFF)命令或 Reset Wrap Mode(0xEC)命令。如果 Reset(0xFF)命令收到了,鼠标将进入 Reset 模式。如果收到的是 Reset Wrap Mode(0xEC)命令,鼠标将进入 Wrap 模式前的那个模式。如果收到的是 Reset Wrap Mode(0xEC)命令,鼠标将进入 Wrap 模式前的那个模式。

主机发送给鼠标的有效命令还有许多,在此不详细介绍,请参考其他文献。不过当鼠标工作在 Stream 模式, 主机在向鼠标发送任何其他命令之前要先禁止数据报告(命令0xF5)。

主机发数据到 PS/2 鼠标的过程: 首先 PS/2 鼠标产生时钟信号,如果主机要发送数据,它必须首先把时钟和数据线设置为请求。其发送状态如下:

- (1) 通过下拉(低电平)时钟线至少 100µs 来抑制通信:
- (2) 通过下拉(低电平)数据线来应用请求, 然后释放时钟。

鼠标应该在不超过 10ms 的间隔内检查这个状态。当鼠标检测到这个状态,它将开始 产生时钟信号,并且在时钟脉冲作用下输入八个数据位和 个停止位。 E机仅在时钟线为 低电平时改变数据线( E机发数据), 而数据在时钟脉冲的 L升沿被锁存, 这与鼠标发数据



到主机的过程正好相反。在停止位后,鼠标要应答,就把数据线拉低并产生最后一个时钟脉冲。如果主机在第 11 个时钟脉冲后不释放数据线,鼠标将继续产生时钟脉冲直到数据线被释放。 上机发数据到鼠标的时序图如图 8.11 所示。 上机也可以在第 11 个时钟脉冲应答位前中止一次传送,即只要下拉时钟线至少 100us。




图 8.11 主机发数据到鼠标的时序图

在图 8.11 中, a 时间段是主机最初把数据线投帐后,鼠标开始产生时钟脉冲的时间,必须小于 15ms; b 时间段是数据被发送的时间,应该小于 2ms。如果这两个条件不满足,主机将产生一个错误。在收到数据后,如此为了处理数据立刻把时钟线拉低来抑制通信。如果主机发送的命令要求有一个时间,这个回应必须在来,解除放时钟线后 20ms 之内被收到,否则主机将产生一个错误。

## 8.3.2 功能要求和设计思想

本设计利用 FRG 实现 PS/2 鼠标接大方立以 VGA 作为输出设备上初步实现图形化用户界面的方案。用设口菜单和文字图标取 技工传统的键盘操作。鼠标左键按下时箭头光标改变颜色并选中阁标,还可以随着光标指针移动选中的窗口。

在利用 FPGA 进行设计的过程中,简化了通信协议,对 PS/2 鼠标的操作只用了一条 指令,即使能数据报告(0xF4)。利用鼠标上电自动复位并进入 Stream 模式后,发送使能数 据报告指令(0xF4),便完成对鼠标的初始化。之后便可以接收 PS/2 鼠标发送过来的数据包。 该方案的优点是简化设计、节省资源;缺点是不能软复位,即鼠标由于出现异常情况而不 能正常工作时,不能用软件复位,只能重新插拔鼠标。但出现异常状况的情况比较少,所 以该方案是比较合理的。

本实例设计最后应该达到的演示效果是在 VGA 显示器左边底部有 5 个文字图标, 分别为, 开始、上页、下页、帮助, 退出。在屏幕上的箭头形光标随着鼠标而移动。当光标指针移动到文字图标"开始"上, 单击, 就会在屏幕上弹出 个窗口; 当光标指针移动到文字图标"上页""下页"或"帮助"上时, 再单击, 在显示器中自动关闭上一个窗口, 并且弹出另一个新窗口; 单击文字图标"退出", 就关闭所有窗口。这些弹出的窗口都可以被鼠标控制移动, 按住鼠标左键,窗口就会随着光标而移动,并且箭头形光标随着单击会改变颜色。



如图 8.12 所示为该系统项层原理图。在图中,PLL 模块(50MHz 转换为 25MHz)和 VGA 控制模块(VGA\_controller 模块)已经省去,只包括了两个模块,鼠标模块(mouse 模块)和屏幕显示控制模块(mid 模块)。VGA 控制模块已在本章第一节中进行了详细介绍,只是在本 实例中该模块分辨率设为 640×480。图中的 nouse\_DATA 和 mouse\_CLK 两个信号(从向)为 PS/2 鼠标接口的数据和时钟线,mouse 模块随着鼠标移动实现光标坐标和鼠标左键状态的 输出(Mouse\_Col[9.0]、Mouse\_Row[9.0]、left\_mouse),mid 模块完成屏幕显示控制,mid 模块的输出(goutf11.0))连接 VGA 控制模块。




图 8.12 PS/2 鼠标接口与 VGA 显示的顶层原理图

#### 8.3.3 各功能模块的设计

下面将分别介绍图 8.12 中鼠标模块(mouse 模块)和屏幕显示控制模块(mid 模块)的设计过程。

#### 1. 鼠标模块(mouse 模块)

鼠标模块就是初始化 PS/2 鼠标与读取鼠标的数据信息的过程。首先初始化 PS/2 鼠标,向 PS/2 鼠标发送使能数据报告指令(0xF4),然后紧接着便实时读取鼠标发送的数据包,然后获取 X 方向和 Y 方向的位移,获取按键状态。mouse 模块的 VHDL 描述代码如下:

LIBRARY IEEE: USE IEEE.STD\_LOGIC\_1164.ALL;
USE IEEE.STD\_LOGIC\_ARITH.all; USE IEEE.STD\_LOGIC\_UNSIGNED.ALL;
ENTITY mouse IS
PORT( clock 25Mhz. reset : IN std logic:





```
SI GNAL mouse data
                                   : INOUT std logic:
       SIGNAL mouse clk
                                     INOUT std logic:
       SIGNAL left_button, right_button OUT std_logic:
       SIGNAL mouse cursor row . OUT std logic vector(9 DOWNTO 0):
       SIGNAL mouse cursor column : OUT std logic vector(9 DOWNTO 0));
FND mouse:
ARCHITECTURE rtl OF mouse IS
TYPE STATE TYPE 1S ( I NHI BIT_TRANS, LOAD_COMMAND, LOAD_COMMAND2,
                    WAIT_OUTPUT_READY, WAIT_CMD_ACK, INPUT_PACKETS);
SIGNAL mouse state
                                     state type:
SI GNAL i nhi bi t_wai t_count
                                     std_logic_vector(10 DOWNTO 0);
SI GNAL CHARI N. CHAROUT
                                   . std_logic_vector(7 DOWNTO 0):
SIGNAL new_cursor_row, new_cursor_column ,
       cursor_row, cursor_column : std_logic_vector(9 DOWNTO 0);
SIGNAL INCNT. OUTCNT
                                   . std_logic_vector(3 DOWNTO 0).
                                   . std logic vector (1 DOWNTO 0);
SIGNAL PACKET COUNT
SI GNAL SHI FTI N
                                   std_logic_vector(8 DOWNTO 0)
SLIGNAL SHIFTOUT
                                   . std log c vector (10 DOWNTO 0).
SI GNAL PACKET_CHAR1, PACKET_CHAR2.
                                   std logic_vector (7 DOWNTO 0):
       PACKET_CHAR3
SIGNAL MOUSE_CLK_DIR, MOUSE_CLK_BUR / std_logic;
SIGNAL output_ready, iready_set
                                    std_logic;
SIGNAL send char, send_data, red char : std_logic;
SIGNAL MOUSE DATA DIR, MOUSE DATA BUF : std logic;
SI GNAL MOUSE_CLK_FI LTER \
                                   : std_log1 -- 同步后的时钟信号
                                   : stdy og vector (7 DOWNTO 0);
SIGNAL filter
BEGI N
 mouse_cursor_row cursor_row;
 mouse_cursor_col umn <= cursor_col umn
 -- 控制 PS/A 核丁数据线 MOUSE_DATA 和时钟线 MOUSE_CLK 的传输方向
 MOUSE_DATA_ k= 'Z' WHEN MOUSE_DATA_DIR = 'O' ELSE MOUSE_DATA_BUF:
 MOUSE COK <= 'Z' WHEN MOUSE CLK DIR = 'O' ELSE MOUSE CLK BUF:
 WITH mouse state SELECT
 -- 当 MOUSE_DATA_DIR 为 0 时, mouse_data 为输入; 为 1 时, mouse_data 为输出
   MOUSE DATA DIR <=
                       ' 0'
                            WHEN INHIBIT TRANS.
                       ' 0'
                              WHEN LOAD_COMMAND,
                       ' 0'
                              WHEN LOAD COMMAND2.
                       1.11
                              WHEN WAIT OUTPUT READY.
                       ' O'
                              WHEN WAIT_CMD_ACK,
                       ' 0'
                              WHEN INPUT PACKETS:
-- 当 MOUSE_CLK_DIR 为 O 时, mouse_clk 输入; 为 1 时, mouse_clk 输出
WITH mouse state SELECT
   MOUSE CLK DIR <=
                             WHEN INHIBIT TRANS.
                       '1'
                             WHEN LOAD COMMAND.
                       1.11
                              WHEN LOAD_COMMAND2,
                       ' 0'
                              WHEN WAIT_OUTPUT_READY,
                       ' 0'
                              WHEN WAIT_CMD_ACK,
                       , 0,
                              WHEN INPUT PACKETS:
```

WITH mouse state SELECT

```
MOU
--- 该进
```

```
MOUSE CLK BUF <-
                       ' 0'
                             WHEN INHIBIT TRANS.
                                                     - 拉低时钟线
                      7.15
                             WHEN LOAD COMMAND.
                      111
                             WHEN LOAD COMMAND2
                      1.11
                             WHEN WAIT OUTPUT READY.
                      1.11
                             WHEN WAIT CMD ACK.
                       1.11
                             WHEN INPUT PACKETS:
-- 该进程是对 PS/2 鼠标初始化,发送使能数据报告指令(0xF4)
PROCESS (reset, clock_25Mhz)
   IF reset = '1' THEN
      mouse state <= INHIBIT TRANS:
      inhibit_wait_count <= conv_std_logic_vector(0, 11);
      SEND_DATA <= 'O':
   ELSIF clock 25Mhz' EVENT AND clock 25Mhz = '1' THEN
    CASE mouse state 1S
      WHEN INHIBIT_TRANS => -- 此状态时钟线为 O, 禁止散标发送信息
        inhibit_wait_count <= inhibit_wait_count; + 1.
        IF inhibit_wait_count(10 DOWNTO 9) = THEN
         mouse_state <= LOAD_COMMAND; END IF;
        charout <= "11110100";
      WHEN LOAD_COMMAND =>
         SEND_DATA <= '1'; mouse state <= LOAD_COMMAND2;
      WHEN LOAD COMMAND2 => /
         SEND_DATA <= '1'; \mouse_state <= WAIT_OUTPUT_READY.
      WHEN WAIT_OUTPUT_READY
         SEND_DATA <= 'O'
                                         X Stream 模式发送 F4
         IF OUTPUT_READY 1' THEN mouse state <= WAIT_CMD_ACK;
          ELSE , mouse_state <- WAIT_OUTPUT_READY.
      WHEN WAIT_CMD_ACK -> SEND_DATA' <= 'O'. -- 等待鼠标问应
         IF FREADY_SET=' 1' THEN .
         , house_state <= INPORT PACKETS; END IF;
      WHEN J NPUT_PACKETS =>
                                             -- 读取鼠标发送的数据包
            mouse state <= INPUT PACKETS.
    END CASE:
   END IF:
END PROCESS:
-- 该进程生成同步后的 PS/2 时钟信号: MOUSE_CLK_FILTER
PROCESS BEGIN
 WAIT UNTIL clock_25Mhz'event and clock_25Mhz = '1';
   filter(7 DOWNTO 1) <= filter(6 DOWNTO 0); filter(0) <= MOUSE CLK:
   IF filter = "11111111" THEN MOUSE CLK FILTER <= 'I':
    ELSIF filter = "000000000" THEN MOUSE CLK FILTER<= '0'; END IF;
END PROCESS:
-- 该进程向鼠标发送 ·字节数据: 开始位(0)+指令(F4)+校验位(0)+停止位(1)
SEND_UART: PROCESS (send_data, Mouse_clK_filter) BEGIN
 IF SEND_DATA = '1' THEN
                                      -- 发送数据标志
   OUTCNT <= "0000"; SEND_CHAR <= '1'; OUTPUT_READY <= '0';
   SHI FTOUT(0) <= '0';
                                             -- 开始位(O)
   SHI FTOUT(8 DOWNTO 1) <= CHAROUT;
                                             -- 指令(F4)
   SHI FTOUT(9) <= not (charout(7) xor charout(6) xor charout(5) xor
```



```
charout (4) xor Charout (3) xor charout (2) xor
                  charout(1) xor charout(0)):
                                                        -- 生成奇校验
   SHI FTOUT(10) <= '1':
                                                        -- 停止位(1)
   MOUSE DATA BUF <= 'O':
 ELSIF(MOUSE CLK filter'event and MOUSE CLK filter='0') THEN--时钟下降沿
   IF MOUSE DATA DIR='1' THEN
                                            -- 数据线 mouse data 输出
    IF SEND CHAR = '1' THEN
                                            -- 发送数据串标志
     IF OUTCNT <= "1001" THEN OUTCNT <= OUTCNT + 1;
       SHI FTOUT (9 DOWNTO 0) <= SHI FTOUT (10 DOWNTO 1);
       SHIFTOUT(10) <= '1': MOUSE DATA BUF <= SHIFTOUT(1):
       OUTPUT_READY <= 'O';
     ELSE SEND CHAR<= '0': OUTPUT READY<='1': OUTCNT<="0000":
   END IF; END IF; END IF:
 END IF:
END PROCESS SEND UART.
-- 该进程接收鼠标发来的数据包(三个字节)
RECV UART: PROCESS(reset, mouse clk filter).
IF RESET='1' THEN
   INCNT <= "0000"; READ_CHAR <= '0', / PASKET_COUNT <= "00";
   LEFT_BUTTON <= 'O'; RI GHT_BUTTON \= "000000000".
ELSIF MOUSE_CLK_FILTER' event and MOUSE_CLK_FILTER=' 1' THEN -- 时钟 1. 升沿
   IF MOUSE_DATA_DIR='O' THEN
                                      -- 数据线 mouse_dat a 输入
       IF MOUSE_DATA='O' AND READ_CHAR='O' THEN--接收开始位(O)
         READ CHAR<= '1' IRBADY SET<= '0'
       IF INCNT < 1000 THEN
                                             - 核收数据出标志
             I NCNT '<= \I NCNT + 1.
             SHIFTLN(7 DOWNTO 0) <> SHIFTIN(8 DOWNTO 1);
            SHIFTIN(8) <- MOUSE_DATA,
           N READY_SET <= 'Oh:
          ELSE CHARIN <= SHIFTIN(7 DOWNTO 0);
             READ CHAR <= 'O': IREADY SET <= '1':
             PACKET COUNT <= PACKET COUNT + 1:
          -- 设置光标在屏幕中心(320, 240)
          IF PACKET_COUNT = "OO" THEN
           cursor_col umn <= CONV_STD_LOGIC_VECTOR(320, 10);
           cursor_row <= CONV_STD_LOGIC_VECTOR(240, 10);
           NEW_cursor_col umn<=CONV_STD_LOGIC_VECTOR(320, 10);</pre>
           NEW_cursor_row <= CONV_STD_LOGIC_VECTOR(240, 10);</pre>
         ELSIF PACKET COUNT = "01" THEN
         PACKET_CHAR1 <= SHI FTI N(7 DOWNTO 0); -- 读取数据包第一字节
         -- 限制光标在屏幕边缘
         -- 对于屏幕左边和顶边设为零点, 所有的数字都是正的
         -- 设置一个数据包中鼠标移动 128 个像素
         IF (cursor_row < 128) AND ((NEW_cursor_row>256) OR
            (NEW_cursor_row < 2)) THEN
                                                - 检测光标在屏幕顶边框
            cursor_row <= CONV_STD_LOGIC_VECTOR(0, 10);</pre>
           ELSIF NEW cursor row >480 THEN
                                                - 检测光标在屏幕底边框
             cursor_row <= CONV_STD_LOGIC_VECTOR(480, 10);
```

```
ELSE cursor row <= NEW cursor row:
                                                  END IF:
         IF (cursor column < 128) AND((NEW cursor column >256) OR
            (NEW cursor column <2)) THEN
                                                 - - 检测光标在屏幕左边框
            cursor column <= CONV STD LOGIC VECTOR(0, 10):
           ELSIF NEW_cursor_col umn>640 THEN
                                                -- 检测光标在屏幕右边框
           cursor column <= CONV STD LOGIC VECTOR(640, 10):
           ELSE cursor_col umn <= NEW_cursor_col umn; END 1F;
         ELSIF PACKET_COUNT = "10" THEN
           PACKET CHAR2 <= SHIFTIN(7 DOWNTO 0):
                                                -- 读取数据包第二字节
         ELSIF PACKET COUNT = "11" THEN
           PACKET CHAR3 <= SHI FTI N(7 DOWNTO 0): -- 读取数据包第三字节
         INCNT <= conv std logic vector(0.4):
         IF PACKET COUNT = "11" THEN
                                      PACKET COUNT <= "01":
         -- 扩展 X 和 Y 的 进制补码的符号位,添加到当前光标: 数值
         -- Y运动方向是负的
           NEW_cursor_row <= cursor_row - _(PACKET_CHAR3(7) &
                           PACKET_CHAR3(7) & PACKET_CHAR3);
           NEW_cursor_col umn <= cursor_col umn + (PACKET_CHAR2(7) &
                           PACKET_CHAR2(7) & PACKET_CHAR2);
           LEFT_BUTTON <= PACKET_CHAR!(0). -- 读取泉标片键状态
           RIGHT_BUTTON <= PACKET_CHAR1(1).
                                               -- 读取鼠标 化键状态
          END IF:
         END IF; END II
    END IF: END IF:
END IF:
END PROCESS RECV. UAR
END rtl:
```

2. 屏幕显示控制模块(mid 模块)

屏幕显示探测模块与本章第一节中 mid 模块的设计方法基本相同,也是实现屏幕上显 示图/文内容的坐标位置和显示方式。本节的 mid 模块还需要考虑图形光标的生成、移动、 颜色改变,以及怎样控制屏幕上的文字图标和弹出窗口或图片移动的问题。对于图形光标、 文字图标和窗口或图片的内容,需要许多 ROM 存储器来保存,因此需要事先对这些图片和 文字提取图/字模, 生成每个 ROM 对应的 mif 文件。下面是 mid 模块的 VHDL 描述的代码:

```
LIBRARY IEEE; use ieee. std logic_1164. all;
USE IEEE std logic unsigned all; use ieee std logic arith all;
ENTITY mid is
PORT ( clk
                   : in std logic:
                 : in std_logic;
       rest n
       left_mouse : in std_logic;
                                                         -- 鼠标的左键
                  : in std_logic_vector(9 downto 0);
                                                         -- 光标的 x 坐标
       УУ
                  : in std logic vector(9 downto 0):
                                                         -- 光标的 y 坐标
       hentin
                  : in std_logic_vector(9 downto 0);
       ventin
                   : in std_logic_vector(9 downto 0);
                   : out std_logic_vector(11 downto 0)); - R.G.B
       qout
END MID:
```



```
ARCHITECTURE one OF mid IS
SIGNAL hcnt : std_logic_vector(9 downto 0):
SIGNAL vcnt : std_logic_vector(9 downto 0);
SIGNAL gout_temp : std_logic_vector(11 downto 0);
                                                    -- R、G、B 各 4 位
SIGNAL tx, tv: std logic vector (9 downto 0):
                                                    -- 窗口左上角坐标
SIGNAL mouse flag : std logic:
                                                    -- 鼠标左键状态标志
SIGNAL tx_xx, ty_vy : std_logic_vector(9 downto 0);
SIGNAL kk1, kk2, kk3, kk4, kk5, kkk : std_logic :
                                                    -- 文字图标背景色标志
SIGNAL cout_kk : integer range 0 to 3:=0 :
constant wide: integer: =128*2:
constant long: integer: =128*2;
constant backcolour: std_logic_vector(11 downto 0):="110000001100";
-- 文字图标 ROM 的地址 和数据信号, 每个文字为 16×16----
SI GNAL word1_addr, word2_addr, word3_addr,
       word4_addr, word5_addr : std_logic_vector(4 downto 0).
SIGNAL word16_data1, word16_data2, word16_data3, (
       word16_data4, word16_data5 : std_logic_vector(15 downto 0);
-----各显示窗口的图片和文字 ROM-----
component cq_imgrom -- 1811 ROM
PORT( address : IN STD_LOGIC_VECTOR (V3 DOWNTO 0):
      Inclock : IN STD_LOGIC : 11
      q : OUT STD_LOGI@
END component;
SIGNAL co_romaddr : std_logNovector(13 downto 0);
SIGNAL cq_q : std_logic;
component xiaohui 256x256_hom -- 附形 RC
PORT( clock : LN'STD_LOGIC;
                                  -- 图形·ROM
     address . X-N_STD_LOGIC_VECTOR(15 downto 0):
     q : OUT STD_LOGIC }:
END component;
SIGNAL xh q std_logic:
SIGNAL xb romaddr : std_logic_vector(15 downto 0);
component word cout
                                 -- 文字 ROM
PORT( clock : IN STD_LOGIC;
     address : IN STD LOGIC_VECTOR(11 downto 0);
     g : OUT STD_LOGIC_VECTOR(15 downto 0) );
END component:
SIGNAL cqut_q : std_logic_VECTOR(15 downto 0);
SIGNAL cqut_romaddr : std_logic_VECTOR(11 downto 0);
component imgrom
                                 -- 图片 ROM
PORT( clock : IN STD_LOGIC;
     address : IN STD LOGIC VECTOR(13 downto 0);
     q : OUT STD_LOGIC_VECTOR(11 downto 0) );
END component:
SIGNAL img_romaddr : std_logic_vector(13 downto 0);
SIGNAL img_q : std_logic_vector(11 downto 0);
----- 箭头形光标 ROM 地址和数据
SIGNAL mouse addr std logic vector(7 downto 0):
SIGNAL mouse_cur_q : std_logic;
```

```
SIGNAL mouse_sur_q : std_logic;
component mouse_cur
PORT( clock : IN STD_LOGIC;
     address : IN STD LOGIC VECTOR(7 downto 0):
               : OUT STD LOGIC):
END component:
component mouse_sur
PORT( clock : IN STD_LOGIC;
      address : IN STD_LOGIC_VECTOR(7 downto 0):
               : OUT STD LOGIC):
END component;
-----文字图标 ROM-----
                                  --文字图标"开始"
component word rom1
PORT( clock : IN STD_LOGIC;
      address : IN STD LOGIC VECTOR(4 downto 0).
              : OUT STD_LOGIC_VECTOR(15 downto 0))
END component:
component word_rom5
PORT( clock : IN STD_LOGIC:
      address : IN STD_LOGIC_VECTOR(4 downto 0).
         : OUT STD_LOGI € VECTOR(15 downto 0)).
END component;
begi n
hent <= hentin, vent, <> ventin, gout <= gout temp,
-----各窗口图和文字 ROM 调用及地址计算 -----
cq_romaddr<= conv_st'd_logic_vector((conv_)nteger(vcnt-ty)*128
             +conv_integer (hcnt-tx) 14)
cq_rom: cq_imigrom PORT MAP(inclock -> rk, address => cq_romaddr, q => cq_q);
xh_rom : xiabhuT256x256_rom PORT MAP( clock => clk,
                            address => xh_romaddr, q => xh_q);
xh_romaddx<- conv_std_logic_vector((conv_integer(vcnt-ty)*256
                                  +conv integer(hcnt-tx)).16):
cqut_rom. word_cqut PORT MAP( clock =>clk. address =>cqut_romaddr, q =>cqut_q);
cgut_romaddr<=conv_std_logic_vector( ((conv_integer(hcnt-tx)/16)*16
     +conv_integer(vcnt-ty)mod 16+conv_integer(vcnt-ty)/16*16*16 ), 12);
img_rom: imgrom PORT MAP( clock =>clk, address =>img_romaddr, q =>img_q);
img_romaddr<= conv_std_logic_vector((conv_integer(vcnt-ty)*128
             +conv_integer(hcnt-tx)), 14);
----- 文字图标 ROM 调用及地址计算
word1 rom : word rom1 PORT MAP( clock => clk.
                    address => word1_addr, q => word16_data1 );
wordl_addr<=conv_std_logic_vector( ((conv_integer(hcnt-4)/16)*16
                                    +conv_i nteger (vcnt - 462) mod 16), 5);
word2_rom : word_rom2 PORT MAP( clock => clk,
                     address => word2_addr, q => word16_data2 );
word2_addr<=conv_std_logic_vector( ((conv_integer(hcnt 54)/16)*16
                                    +conv integer (vcnt 462) mod 16), 5);
word3_rom : word_rom3 PORT MAP( clock => clk,
```



```
address => word3_addr, q => word16_data3 );
word3_addr<=conv_std_logic_vector( ((conv_integer(hcnt-104)/16)*16
                                     +conv integer (vcnt - 462) mod 16) . 5) :
word4 rom : word rom4 PORT MAP( clock => clk.
                     address => word4 addr. q => word16 data4 ):
word4_addr<=conv_std_logic_vector( ((conv_integer(hcnt-154)/16)*16
                                    +conv_i nt eger (vcnt - 462) mod 16), 5);
word5 rom : word rom5 PORT MAP( clock => clk.
                     address => word5 addr. q => word16 data5 ):
word5 addr<=conv std logic vector( ((conv integer(hcnt-204)/16)*16
                                    +conv_integer(vcnt-462) mod 16), 5);
----箭头形光标 ROM 调用及地址计算----
mouse addr <=conv_std_logic_vector(conv_integer(vcnt-yy)*10,8)
            +conv_std_logic_vector(conv_integer(hcnt-xx), 8);
mousel rom : mouse cur PORT MAP(clock => clk.
             address => mouse_addr, q => mouse_cur_q).
mouse2 rom : mouse sur PORT MAP(clock => clk.)
             address => mouse_addr, q => mouse sur_q).
----- 对鼠标左键的处理-----
PROCESS(left_mouse) begin
 IF (rising_edge(left_mouse)) THEN
                                           -- 当鼠标左铆按下时
      IF((yy >= ty) \text{ and } (yy < ty +) \text{ on } and (xx >= tx) \text{ and } (xx < tx + wide)) THEN
       tx_xx <= xx-tx; ty_yx-ty;
                                          -- 光标与窗口左上角坐标差
      END IF:
      IF((yy >460) and (yy 480)) THEN
                                          IF ((xx>50) and (xx<90)) THEN coat kk = cout_kk-1;
        ELSIF ((xx>100) and (xx<140)) YHEN cout kk<= cout kk+1.
      END IF. END IE
 END IF.
END PROCESS:\,\
PROCESS rest h, left mouse)
                                            - 按下鼠标左键
BEGI N
  IF rest n='0' then
      kk1<='0'; kk2<='0'; kk3<='0'; kk4<='0'; kk5<='0'; kkk<='0';
  ELSIF (left_mouse='0') THEN mouse_flag<='0'; ty<=ty;tx<=tx;
  ELSIF((yy >= ty) and (yy < ty+long) and
               (xx>=tx) and (xx<tx + wide )) THEN -- 随光标移动
         mouse_flag<='1'; tx <= xx-tx_xx; ty <= yy-ty_yy;
  ELSE mouse flag<='0':
  END IF:
 IF((yy >460) and (yy <480)) THEN
                                          -- 文字图标背景色标志
    IF ((xx>2) and (xx<40)) THEN
          IF left mouse='1' then kk1<='1':
               tx<="01011111110"; ty<="0100000000"; kkk<=' 1';
          ELSE kk1<='0'; kkk<=kkk; END IF;
    ELSIF ((xx>50) and (xx<90)) THEN
       IF left_mouse='1' then kk2<='1'; ELSE kk2<='0'; END IF;
    ELSIF ((xx>100) and (xx<140)) THEN
       IF left_mouse='1' then kk3<='1'; ELSE kk3<='0'; END IF;
```

```
ELSIF ((xx>150) and (xx<190)) THEN
       IF left mouse='1' then kk4<='1': ELSE kk4<='0': END IF:
    ELSLF ((xx>200) and (xx<240)) THEN
       IF left_mouse='1' then kk5<='1'; kkk<='0'; else kk5<='0'; end if;
END IF: END IF:
END PROCESS:
PROCESS(clk) begin
                                          -- 显示进程
IF (rising_edge(clk)) THEN
 IF kkk='1'THEN
                                          -- 弹出窗口
  IF((vcnt >= tv) and (vcnt <= tv+long) and
                (hcnt>tx) and (hcnt<tx + wide+1)) THEN
  CASE cout kk is --显示各弹出的窗口
      WHEN 0 => qout_temp<=i mg_q;
                                          -- input IMGROM bmp. mif
      WHEN 1 =>
                                          -- input eq_rom. mif
             IF cq_q='1' then qout_temp<-"000000000000".
             ELSE qout_temp<="111100000000"; end if;
                                           - Nobut xi aohui _rom. mi f
             IF xh_q='1' then qout_temp [1] 111111111":
             else __gout_temp<="0000111.10000"; end if;
      WHEN 3 =>
                                    -- input word_cgut 16x16. mif
             IF cqut_q((conv_integer(hcht-tx-9)) mod 16) = 1' then
                   qout_temp<="000001110000";
                   gout_tempe="00000000000"; end if;
      WHEN others => qout temp = backcol our;
 END CASE.
 END IF:
     -----显示弹出窗口的边框-----
 IF((hcnt>tx) and (hcnt<tx + wide+f))
      IF ((vcnt >ty-3) and (vcnt <ty)) or ((vcnt >ty+l ong-1) and (vcnt < ty+l ong+2))
         ,thep qout_temp<-"000000001111".
 END IF:
 IF (( vont >tv-3) and ( vcnt < tv+l ong+2)) THEN
       IF((hcnt>tx-2) and (hcnt<tx+1)) or
                ((hcnt> tx + wide ) and (hcnt<tx + wide+3 )) THEN
          gout_temp<="000000001111";
      END IF;
                END IF;
 END IF:
    ---- 文字图标背景色 -----
 IF((vcnt >460) and (vcnt <480)) THEN
       IF ((hcnt>2) and (hcnt<40)) THEN
           IF kkl='l' then gout_temp<="111111111111"; -- 白色
           ELSE qout_temp<=backcolour; END IF;
       ELSIF ((hcnt>50) and (hcnt<90)) THEN
           IF kk2='1' THEN gout_temp<="1111111111111";</pre>
           ELSE gout_temp<=backcolour; END IF;
       ELSIF ((hcnt>100) and (hcnt<140)) THEN
           IF kk3='1' then gout_temp<="111111111111";</pre>
           ELSE gout temp<=backcolour: END IF:
       ELSIF ((hcnt>150) and (hcnt<190)) THEN
```



```
IF kk4='1' THEN gout_temp<="111111111111";</pre>
           ELSE gout temp<=backcolour: END IF:
       ELSLE ((bent>200) and (bent<240)) THEN
           IF kk5='1' THEN gout temp<="111111111111":
           ELSE gout temp<-backcolour: END 1F:
       END IF:
  END IF:
   ----- 文字图标的文字显示------
 IF((vcnt >=462) and (vcnt <478) and (hcnt>4) and (hcnt<37)) THEN
       IF word16 data1((conv integer(hcnt-4-10))mod 16)='1' THEN
        qout_temp<= "111100001000";
 END IF: END IF:
 IF((vent >=462) and (vent <478) and (hent >54) and (hent <87)) THEN
       IF word16_data2((conv_integer(hcnt-54-10)) mod 16) = 1' THEN
        gout temp<= "111100001000":
 END IF: END IF:
 IF((vent >=462) and (vent <478) and (hent >104) and (hent <137)) THEN
       IF word16_data3((conv_integer(hcnt(104-10)) mod 16) = 1 THEN
        gout_temp<= "111100001000",
 END IF: END IF:
 IF((vcnt >=462) and (vcnt <478) and (hcnt >154) and (hcnt <187)) THEN
       IF word16_data4((conv integer (hent-154-10)) mod 16) = 1 THEN
        qout_temp<= "111100001000"
 END IF: END IF:
 IF((vent >=462) and (vent <478) and (hent >204 ) and (hent <237)) THEN
       IF word16_data5((conv_integer(hcnv-204 10)) mod 16) = 1' THEN
        gout temp = "11100001000":
 END IF; END IE;
 IF((vcnt, >=\vv)) and (vcnt < yy+16) and (hcnt >=(xx+2)) and(hcnt <=xx + 11)) THEN
      NE (mouse_cur_q='1') THEN 1)
                                     -- input mouse cur rom. mif
        IF mouse flag='1' THEN gout temp<="11111111111":
         ELSE gout temp<="0000111111111":
      END IF: END IF:
      IF(mouse_sur_q-'1') THEN
                                       -- input mouse_sur_rom, mif
         gout_temp<="100010001111";
     END IF: END IF:
END IF:
END PROCESS:
END ONE:
```

从以上的代码可以看出,文字图标的显示是静止的,显示在屏幕左下边即行为 460~480、列为 2~240 的范围内。鼠标左键可以控制文字图标背景色的变化(为白色)。箭头形光标的图案大小为 10×16,使用了两个存储器: 一个显示箭头图案(mouse\_cur\_rom.mif),它们随着 mouse 模块输入的光标坐标(xx,yy) 而移动。为了让光标图案保持在屏幕上的最前面,在显示进程中,显示箭头形光标图案的语句应在最后面描述,这样光标图案与其他图形重叠时,光标总在其他图形的前面。

要实现光标拖动 个窗口或图片,首先确定光标(xx,yy)是否进入窗口或图片中(左上角

學标(tx,ty)为窗口或图片位置,long 和 wide 为窗口的长和宽), 当光标进入窗口或图片中 按下鼠标左键,输入信号 left\_mouse 立刻产生上升沿,此时计算出光标与窗口左上角學标 的位置差值 $(tx\_xx \le xx-tx; ty\_yy \le yy-ty)$ ,继续按下鼠标左键不松开 $(left\_mouse 为 1)$ ,窗口或图片 $(tx \le xx-tx; xx; ty \le yy-ty)$ ,继续按下鼠标左键不松开 $(left\_mouse 为 1)$ ,窗口或图片 $(tx \le xx-tx; xx; ty \le yy-ty)$ ,继续按下鼠标左键

## 8.4 通用异步收发器设计与 VGA 显示

通用异步收发器(Universal Asynchronous Receiver/Transmitter, UART)是一种通用串行数据总线,该总线双向通信,可以应用于短距离串行传输。在计算机中,串行外设用到的RS-232C 异步串行接口。般采用专用的集成电路即 UART 实现。8250、8251、NS16450等芯片都是常见的 UART 器件。使用 VHDL 将 UART 的核心功能更成,在 FPGA 器件上可以实现多个 UART 单元。也就是说单片 FPGA 可以支持多个 RS 232C 串行接口。RS-485和 RS-422 等接口标准与 RS-232C 标准一样,协议部分设和 T UART 协议,与 FPGA 的实现逻辑是相同的,只是接口电平不同。

本实例就是基于 FPGA 器件实现 UART 与 PC 和 定 在 VGA 显示器上完成双方传输 内容的显示。

#### 8.4.1 通用异步收发器原理及接口

UART 串行传输 一个数据帧的第二 与标准 PS/2 接口的数据格式相同,数据以每次一位的方式传输和接收。每一个字的数据的前面都有一位起编设(他电平),字符本身有 5~8bit 数据位(低位在前,高位在后)建设,接着是一位校验(社可以没有校验位),最后是一位(或位率、一位)停止位。停止位后面是不定长度的定场位。停止位和空闲位都规定为高电平,这样就保证了起始设定始处一定有一个上账号。UART与标准 PS/2 接口都是串行通信。但是标准 PS/2 接口都是串行通信。但是标准 PS/2 接口都是串行通信。但是标准 PS/2 接口都是电行通信。而 UART 使用步通信协议。也就是说,数据的传输没有时钟信分。发送方和接收方分别行各自独立的时钟,传输的速度(波特率)由双方约定,使用起止式是步协议(采用起始位和停止位来实现字符的界定或同步)。起止式异步协议的特点是以每一个字符为单位进行传输,字符之间没有固定的时间间隔要求,每个字符都以起始位开始。以停止份结束。

UART 在发送数据的过程中将准备输出的并行数据,按照数据帧格式转换为串行数据, 与发送器时钟频率同步进行数据输出。在接收过程中,UART 从数据帧中去掉起始位和结 束位,对读取的数据进行奇偶校验,并将数据字节从串行转换成并行。

UART 是计算机中串行通信端口的关键部分。在计算机中,串行外设是 RS-232C 异步串行接口, UART 相连于产生兼容 RS-232C 规范信号的电路。RS-232C 标准定义逻辑"1"信号相对于地为 15~ 3V, 而逻辑"0"相对于地为 3~15V, 所以, "1一个 FPGA 或微控制器中的 UART 相连于 PC 时, 它需要一个 RS-232C 驱动器来转换电平。UART 这里指的是 TTL 电平的电口。RS-232C 植的是 RS-232C 电平的电口。



转换)才能接到处理器芯片的引脚上,否则这么高的电压很可能会把芯片烧坏。计算机的串口就是RS-232C的,在进行电路设计时,应该注意外设的串口是UART类型的还是RS-232C类型的,如果不匹配应当进行电平转换,不能盲目地将两串口相连。

UART 主要有由数据总线接口、控制逻辑、波特率发生器、发送部分和接收部分等组成,基本的 UART 通信只需要两条信号线; RXD 和 TXD。TXD 是 UART 的发送端,RXD 是 UART 的接收端,实现全双工串行数据传输和接收。

#### 8.4.2 系统的功能要求



图 8.13 UART 设计与 VGA 显示的系统结构图

#### 8.4.3 各功能模块的设计

在图 8.13 中,PLL 模块完成由外部输入的时钟信号 50MHz 转换为两个时钟信号 clk40(40MHz)和 clk25(25MHz), VGA 显示控制模块完成 800×600 分辨率的显示, 这两个模块在前面已经进行了介绍。下面将介绍键盘字符 ps2\_char 模块、字符屏幕显示 text\_vga 模块、UART波特率 clk\_generator 模块、UART接收 uart\_receive 模块、UART发送 uart\_transfe 模块、数据缓存 FIFO 模块。

## 1. 键盘字符(ps2 char)模块和字符屏幕显示(text vga)模块

ps2\_char 模块和 text\_vga 模块在 8.2 节中已进行了详细介绍,设计方法基本相同。在本系统中这两个模块增加了部分内容。如图 8.14 所示为这两个模块的电路连接图。




图 8.14 ps2\_char 和 text\_vga 模块电路连接图

ps2\_char 模块的输出端增加了输出信号 num\_transfer,该人对控制 UART 电路中 uart\_transfe 模块的电行数据发送。ps2\_char 模块增加了以一个ADL 代码:

此进程判断接收的数据即主流码是否为 x"7x"(1)被为 PS/2 键盘 L "Pause"和 "Num\_Lock"键的扫描版》。如果是 x"77", 表明 PS/2 键盘 L "Pause"或"Num\_Lock"键被破击,输出信号 num\_transfer 为高电平, 控制 使跟输入的字符通过 UART 单元电路向上位机发送; 否则输入 写 num\_transfer 为 b\*\* 。 ps/2 char 模块中的输出端 asicii\_code [7..0]输出字符的 ASCU 的(datab[7..0]), 方面通过 text\_vga 模块向 VGA 显示器输送显示的字符;另一方面向 FIFO 模块输入字符的 ASCII 码,作为向上位机串行发送信息的数据缓存。

text vga 模块是提取字符的点阵字模库,在显示屏的指定窗口中显示其字符。在本设计的系统中,需要在显示屏上有两个显示窗口(左和右);右边窗口显示键盘输入的字符, 左边窗口显示上位机传来的信息(字符)。所以在 text vea 模块的输入端有两组输入信号,


·组是保证右边窗口显示的输入端: rstR\_n(清屏)、datab\_input(ASCII 码输入)、flag\_b(下降沿信号有效、数据读入指示); 另一组是保证左边窗口显示的输入端: rstL\_n(清屏)、dataa\_input(ASCII 码输入)、flag\_a(下降沿,数据读入指示)。输入端 datab\_input 输入来自 健虚字符模块的字符,输入端 dataa\_input 输入来自 UART 接收 uart\_receiver 模块的 ASCII 何字符。因此在 text\_vga 模块中,也需要有两个缓存窗口字符信息的 RAM(显有),分别存储两个显示窗口上字符的 ASCII 码。

#### 2. 数据缓存 FIFO 模块

FIFO 模块用于 ps2\_char 模块输出字符(ASCII 码)的数据缓存。每次向上位机串行发送数据后, FIFO 模块存储的数据自动消空。如图 8.15 所示为 FIFO 模块电路连接图。fifo key




为 FIFO 存储器,它按照先写入的数据先读出的原则,每次对于数据输入端 data[7..0]按照输入顺序进行字符 ASCII 码的存储。q[7..0]输出到 UART 发送(uart\_transfe)模块; wrreq 和 rdreq 在时钟 clock 作用 F分别为写入和读取控制信号(高电平有效); empty 为读空输出标志,若 empty 为高电平,则表示 FIFO 存储器的数据已经输出完。



当 num\_trd 为高电平时(向上位机发送信息), 对 fifo\_key 模块读取数据,选择器选择 txd\_f 为 FIFO 存储器的时钟信号, 并且 txd\_en 连线为高电平, UART 发送模块每发送一个 字节数据, txd\_f连线上就会产生上跳脉冲,再次读取 fifo\_key 模块数据, 直到 fifo\_key 模块存储的数据读完。此时,读空输出标志 empty 为高电平,控制 txd\_en 连线为低电平,使 UART 发送模块停止数据发送。这样完成一组数据向上位机的传输。fifo\_key 模块是由 Quartus II 软件提供的宏功能单元电路来自动生成的。

#### 3. UART 单元电路设计

利用 FPGA 实现 UART 的发送和接收数据的功能,采用基本的 UART 通信即两条信号线: RXD(接收端)和 TXD(发送端), 实现全双 [ 串行数据传输和接收。UART 单元电路只需要:个模块: UART 波特率(clk\_generator)模块、UART 接收(uart\_receive)模块和 UART 发送(uart\_transfe)模块。如图 8.16 所示为 UART 单元电路连接图。



## 图 8.16 UART 单元电路连接图

#### 1) UART 波特率(clk generator)模块

在异步申行的数据传输中没有外种产品,发送方和接收方分别有各自独立的时钟,数据传输的速度清由双方约定。因此数据的传输速度是用资产来描述的,即用每秒钟传送数据位的数目来表示,它说明数据传送的快慢。常见都标准波特率;4800、9600、19200、38400、43000、56000、37600、115200等。

在 115200 波线 令战输速度下,每位数量持续[1/115200) = 8.7µs,如果传输8位数据, 共持续8×8.7µs-69µs。但是每个字节的传输又要求有"开始位"和"停止位",所以实际 上需要花费 10×8.7µs=87µs 的时间。最大的有效数据传输率只能达到11.5KB/s。

波特率发生器实际上就是分频器,可以根据系统的时钟频率(晶振时钟)和要求的波特率计算出分频的分频系数。假设系统的时钟频率为 50MHz,波特率为 9600hs,因此要设计分频模块,其分频系数等于 50MHz / 9600Hz = 5208.333。也可以写成 2<sup>22</sup>/824634-5208.332,这与要求的分频比很接近,这样可使用 32 位的累加器,有利于 HDL语言的描述, 甚语自如下,

```
reg [31:0] bps_cnt;
always@(posedge clk50m)
bps_cnt <= bps_cnt1+32'd824634; // Bps=9600bps
if(bps_cnt < 32'h7FFF_FFFF)
clk_bps <= 0;
else clk_bps <= 1;
```

输入信号 clk50m(频率 50MHz), 可使 clk\_bps 输出 9600Hz, 保证分频系数等 F 5208。 F面是 UART 波特率(clk\_generator)模块 Verilog HDL 描述的代码:



```
module clk generator
( input clk50m, input rst_n,
    out put clk bps.
                       output clk smp ):
/* -----cl k_smp = 16*cl k_bps---
Freq_Word1<= 32'd206158; Freq_Word2 <= 32'd3298535;
                                                           //2400 bps
Freq_Word1<= 32' d412317:
                          Freq_Word2 <= 32'd6597070;
                                                          //4800 bps
Freq_Word1<= 32' d824634; Freq_Word2 <= 32' d13194140; //9600 bps
Freq_Word1<= 32' d1649267; Freq_Word2 <= 32' d26388279; //19200 bps
Freq_Word1<= 32' d3298535;
                          Freq_Word2 <= 32' d52776558; //38400 bps
Freq_Word1<= 32' d3693672; Freq_Word2 <= 32' d59098750; //43000 bps
Freq_Word1<= 32' d4810363; Freq_Word2 <= 32' d76965814; //56000 bps
Freq_Word1<= 32'd4947802; Freq_Word2 <= 32'd79164837; //57600 bps
Freq_Word1<= 32'd9895605; Freq_Word2 <= 32'd158329674; //115200 bps
                    reg [31.0] cnt1_bps, reg [31.0] cnt2_bps
always@(posedge clk50m or negedge rst_n)
 begin if([rst_n)
      begin cnt1_bps <= 0;
                               cnt 2_bps
      else begin
                                             //Bps=9600bps
       cnt 1_bps <= cnt 1_bps +32' d824834
       cnt2_bps <= cnt2_bps +327d13194140;
                                              //Bps=9600bps*16
       end
   end
      clk_bps_r0. clk_bps_r1. clk_bps_r2.
al ways@(posedge clk50h or negedge rst_n)
 begin if(!rst_n)
      begin clk_bps_r0 <= 0; clk_bps_r1 = 0; clk_bps_r2 <= 0; end
      el se
       begin
      IN(knt | bps < 32' h7FFF_FFFFF) clk_bps_r0 <- 0.
      else clk_bps_r0 <= 1;
       'clk_bps_r1 <= clk_bps_r0; clk_bps_r2 <= clk_bps_r1;
      end
   end
assign clk_bps = ~clk_bps_r2 & clk_bps_r1;
reg clk_smp_r0, clk_smp_r1, clk_smp_r2;
al ways@(posedge clk50m or negedge rst_n)
 begin if(|rst_n)
   begin clk_smp_r0 \ll 0; clk_smp_r1 \ll 0; clk_smp_r2 \ll 0; end
     el se
      begi n
      if(cnt2_bps < 32'h7FFF_FFFF) clk_smp_r0 <= 0;
      else clk_smp_r0 \ll 1;
        clk smp r1 <= clk smp r0: clk smp r2 <= clk smp r1:
      end
   end
assign clk_smp = ~clk_smp_r2 & clk_smp_r1;
endmodul e
```



# EDA 技术及数字系统的应用

clk\_generator 模块的输出端有两个, 个输出信号 clk\_bps(9600b/s)提供给 UART 发送 (uart\_transfe)模块,另一个输出信号 clk\_ smp(9600b/s×16)提供给 UART 接收(uart\_receive) 模块。这是因为 UART 接收器必须通过一定的机制与接收到的输入信号同步, 一般使用 16 倍于波特率的采样时钟对接收到的信号进行采样,使每一次都检测到正确的每位数据。

#### 2) UART 接收(uart receive)模块

由于输入的串行数据帧与接收时钟是异步的,故当uart\_receive 模块的输入端 rxd 由高电平转为低电平时可以被视为一个数据帧的起始位。但是为了避免毛刺影响和能够检测到正确的起始位信号,必须要求接收到的起始位在信号 clk\_smp(波特率 clk\_bps\*16)采样的过程中至少有一半都是低电平,才可以认定接收到的是起始位。然后每隔 16 个 clk\_smp 周期被采样一次数据位。uart\_receive 模块使用 Verilog HDL 描述的代码如下:

```
module uart receiver
    input clk, input
                         rst n. input rxd.
                                    // clk/sap-16*clk_bps
    input clk_smp.
                      rxd_flag.
                                    // 接收到 个字节数据标志
    out put
    out put reg
                 [7:0] rxd data
):
reg rxd_sync_r0, rxd_sync_r1:
al ways@(posedge clk or negedge rst
                                       检测接收到的位信号
begi n
    if(|rst_n)
                begi n
    rxd_sync_r0 <= 1; rxd_sync_r1 <= 1;
    else if(clk_smp = 1) begin
      rxd_sync_r0 <= kxd;
                          rxd sync
 end end
 wire rxd_sync_- rxd_sync_rl;
                                     4/ 同步接收的每位数据
parameter RLDLE
                                    // 开始状态
                          1. BY.
parametek/
           R SAMPLE
                                    // 采集状态
          rxd_state;
      [3:0]
             smp_cnt;
                                    // 采样计数器
reg
             rxd_cnt:
                                    // 数据长度
     [2:0]
always@( posedge clk or negedge rst_n )
begi n
   if(!rst_n) begin smp_cnt <= 0; rxd_cnt <= 0;
      rxd data <= 0: rxd state <= R IDLE: end
   else if(clk smp == 1)
      begi n
      case(rxd_state)
      R_IDLE: begin rxd_cnt <= 0;
         if(rxd_sync == 1'b0)
                                    // 起始位' 0'
            begin smp_cnt <= smp_cnt + 1'b1;
            if(smp\_cnt == 4'd7)
                                    // 采样 8 次
               rxd state <= R SAMPLE:
         else smp_cnt <= 0; end
      R_SAMPLE: begin smp_cnt <= smp_cnt +1'b1; // 采样 16 次
         if(smp\_cnt == 4'd7)
                    rxd_cnt <= rxd_cnt +1' b1;
```



```
if(rxd_cnt == 4'd7) rxd_state <= R_IDLE;
             case(rxd cnt)
             3' d0: rxd_data[0] <= rxd_sync;
                     rxd data[1] <= rxd svnc:
             3' d1:
             3' d2: rxd data[2] <= rxd sync:
             3' d3: rxd_data[3] <- rxd_sync;
             3' d4: rxd data[4] <= rxd svnc:
             3' d5: rxd_data[5] <- rxd_sync:
             3' d6: rxd data[6] <= rxd svnc:
             3' d7: rxd_data[7] <- rxd_sync;
             endcase
      end end
      endcase
      end
end
       rxd flag r = (rxd cnt == 4' d7)
wire
       rxd_flag_r0, rxd_flag_r1;
al ways@(posedge clk or negedge rst_n)
begin if(|rst_n)
      begin rxd_flag_r0 <= 0; rxd_flag_r1 <= 0; end
   else begin rxd_flag_r0 <> rxd_flag_r;
      rxd_flag_r1 <= rxd_flag_r0, end
end
assign rxd flag = rxd flag r1 & rxd flag r
endmodul e
```

由于采样时钟 clk、an 周期是波特率时钟频率的 16 倍,所以起始位需要至少 8 个连续 clk\_smp 周期的概率 被接收到,才能确认核收到的是起始位。接着每隔 16 个 clk\_smp 周期采样每个数据户。这样就保证了每数据位的中点处被采样,确保接收的每位数据正确。当接收完一个上跳脉冲信号。

## 3) UART 发送(uart transfe)模块

uart\_transfe 模块只要每隔 ·个 clk\_bps 周期(波特率)输出 · 个数据即可, 数据帧顺序遊循第 1 位是起始位,接着 8 位数据位,最后 1 位是停止位,共计 10 位。在本设计中没有校验位。uart\_transfe 模块使用 Verilog HDL 描述的代码如下:

```
module wart transfer
   i nput
         clk, input
   input clk_bps,
                                  // 发送伸能
   i nput
                txd_en,
   input [7:0] txd_data,
   out put
                 txd flag.
                                   // 数据发完标志
   output reg txd );
                                  // 准备状态
parameter
          T I DLE
                      1' b0:
          T_SEND
                     1' b1;
                                  // 发送状态
parameter
          t xd_st at e;
reg
reg [3:0] txd_cnt;
                                   // 数据位计数器
```

```
txd_flag_r;
always@(posedge clk or negedge rst n)
begin if([rst_n)
      begin txd_state <= T_IDLE;
      txd flag r <= 0: txd <= 1'b1: end
   el se
      begi n
      case(txd_state)
      T I DLE:
               begin txd <= 1; txd_flag_r <= 0;
           if(txd_en == 1) txd_state <= T_SEND,
            else txd state <= T IDLE: end
      T_SEND:
        begin if(clk_bps == 1)
           begi n
             1f(txd cnt < 4'd9)
                txd cnt <= txd cnt + 1'bl:
             else begin txd_state <= T_IDLA
                txd_cnt <= 0, txd_flag_r
             case(txd_cnt)
             4' d0: txd <= 0:
             4' d1: txd <= txd_datx[0];
             4' d2: txd <= (xo dal a[1];
             4'd3: txd = (12);
4 d4: txd = txd_data[3];
                     txd = txd_data[4];
             4' d5: ~
             4' d6: txd <= txd_data[ 5%
             4' d7 - txd <= txd_data[6]:
              48/
                     txd <= txd data[7].
                     txd <= 1:N
             A d9:
             endcase
              end
      endcase
      end
end
reg
      txd_flag_r0, txd_flag_r1;
al ways@(posedge clk or negedge rst_n) // 同步数据发完标志
begi n
       if(|rst n)
       begin txd_flag_r0 <= 0; txd_flag_r1 <= 0; end
      else begin txd_flag_r0 <= txd_flag_r;
         txd flag r1 <= txd flag r0; end
end
assi gn
         txd_flag = ~txd_flag_r1 & txd_flag_r;
endmodul e
```

本实例设计的波特率为 9600b/s, 数据格式为1位是起始位, 8位数据位和1位是停止 位, 无校验位。上位机可以通过串口调试工具软件完成与 FPGA 中的 UART 串口通信, 实现本设计的功能。



## 8.5 单线(1-Wire)温度测量与 LCD1602 显示

I-Wire 总线技术是美国 Dallas(达拉斯)半导体公司近年推出的新技术。它将地址线、数据线、控制线合为 1 根信号线,允许在这根信号线上挂接多个 1-Wire 总线器件。单总线技术具有节省 I/O 资源、结构简单、成本低廉、便于总线扩展和维护等优点,而基于这种技术的数字芯片和产品为各种应用系统的小型化创造了极其有利的条件。因此在分布式测控系统中有着广泛应用。DS18B20 是采用 I-Wire 总线技术的典型产品。

#### 8.5.1 DS18B20 数字温度传感器

DS18B20 是新一代数字化温度传感器,具有体积更小、精度更高、适用电压更宽、可组网等优点,并且能充分发挥 1-Wire 通信在恶劣现场测量环境中的高抗扰性。DS18B20 作为检测元件,测温范围在-55~125℃,分辨率最大可达 0,062% DS18B20 可以直接该出被测温度值。采用 3 线制与控制器相连,减少了外部硬化设势,使用户可轻松地组建传感器网络,为测量系统的构建引入全新概念。 线总线者 独特的电源和信号复合在一起,仅使用一条线,每个芯片都有唯一的编码(64 位的存分分),支持联网寻址,具有简单的网络化的温度感知、零功耗等待等特点。

DS18B20 引脚排列如图 8.17 所示。DQ 次数据输入/输出引脚,对于单线操作漏极开路,当工作在寄生电源模式时用来提供电源。DS18B20 的电源供电方式有两种,外部供电方式和寄生电源方式。工作于寄生电源及式时,VDA 和 GND 均核地,它在需要远程温度探测和空间受限的场合特别有用。原建造"1-Wire 总线控制分歧 DQ 为高电平时,窃取信号能量给 DS18B20 供电。同时一部分能量给负部也养充也。当 DQ 为低电平时释放能量为 DS18B20 供电。假对一部分能量给负部也养充也。当 DQ 为低电平时释放能量为 DS18B20 供电。假对一部分能量给负部也养充也。当 DQ 为低电平时释放使 是为 DS18B20 供电。假对生物方式需要量上拉电解,软件控制变得复杂(特别是在完成温度转换和复制数据到 EPROM 时),同时,这分的性能也有所降低。因此,在条件允许的场合,尽量采用外处更方式。

DS18B20.17. 个 64 位只读存储器 ROM, 用来储存器件唯一序列号, 其内部包含了 8 个连续字节的寄存器。前两个字节是测程的数字温度数值寄存器。第 1 个字节的内容是温度的低 8 位, 第 2 个字节是温度的高 8 位。第 3 个和第 4 个字节用子存放高温度报警 TH 和低温度报警 TL, 第 5 个字节是配置寄存器。配置寄存器允许用户将温度的精度设定为 9、10、11 或 12 位。这 3 个字 节的值可以保存在电可擦除的只读存储器(E²PROM)中,掉电后数据不丢失,第 6、7、8 个字节内部保留。第 9 个字节是循环冗余检验 CRC 字节。两个字节揭露客在要的格式如下,



图 8.17 DS18B20 引脚排列

	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
LS Byte	23	2 <sup>2</sup>	21	2º	2-1	2-2	2 3	2 4
	bit 15	bit 14	bit 13	bit 12	bit 11	bit 10	bit 9	bit 8
MS Byte	S	S	S	S	S	26	2°	2*



温度与寄存器数据关系见表 8-4。符号位 S 为 0,表示正温度;为 1 表示负温度(补码)。

	表	8-4	温度与	寄存器数据关系	Ã
--	---	-----	-----	---------	---

温度/℃	数据输出(二进制)	数据输出(十六进制)
+125	0000 0111 1101 0000	07D0h
+85	0000 0101 0101 0000	0550h
+25.0625	0000 0001 1001 0001	0191h
+10.125	0000 0000 1010 0010	00A2h
+0.5	0000 0000 0000 1000	0008h
0	0000 0000 0000 0000	0000h
-0.5	1111 1111 1111 1000	FFF8h
10.125	1111 1111 0101 1110	FF5Eh
25.0625	1111 1110 0110 1111	FE6Eh
-55	1111 1100 1001 0000	FC90h

单总线系统包括 · 个总线控制器和 · 个或多个从桩 DS18B20 总是充当从机。若只有只从机柱在总线上的系统, 称为"单点"系统。为由,只从机柱在总线上的系统, 称为"多点"系统。所有的数据和指令的传递都是从成储有效位开始通过单总线。如图 8.18 所示为控制器与 DS18B20 的电路连接图。




图 8.18 控制器与 DS18B20 的电路连接图

单总线系统只有一条定义的信号线。重要的是每十个扎在总线上的器件都能在适当的时间驱动它。为此每一个总线上的器件必须是漏极开路或。宏输出。D\$18B20 的单总线端口(DQ 引脚)是漏极开路式的,单总线需要一个约 5kQ的外部上拉电阻。单总线的空闲状态是高电平。在暂停某一执行过程后,如果还想恢复执行,总线必须停留在空闲状态。在恢复期间,如果单总线处于非活动(高电平状态、位与位向的恢复时间可以无限长。如果总线停留在低电平超过 480µs,总线上的所有器件都将被复位。

控制器通过单线总线端口访问 DS18B20 的操作流程如下。

(1) 初始化(复位): 首先必须对 DS18B20 芯片进行复位,复位就是控制器发出(TX) 个复位脉冲( 个最少保持 480µs 的低电平信号), 然后释放总线, 进入接坡状态(RX)。单 总线由 5K 上拉电阻拉到高电平。探测到 I/O 引脚上的上升沿后,DS1820 等待 15~60µs 后回发 个龙片的存在脉冲( 个60~240µs 的低电平信号)。DS18B20 复位及应答时序图 如图 8.19 所示。每 次通信之前必须进行复位,复位的时间、等待时间、回应时间应



严格按时序进行。通信双方已经达成了基本的协议,接下来将会是控制器与18B20 间的数 据诵信。




图 8.19 DS18B20 复位及应答时序题

(2) ROM 操作指令(控制器发送 ROM 指令); ROM 指令共有 5 条,每一个工作周期只 能发 条, ROM 指令分别是读 ROM 数据、指定机制以片、跳跃 ROM、芯片搜索、报警 芯片搜索。64 位 ROM 用于存放 DS18B20 的 ID 编辑, 其前 8 位是单线系列编码(DS18B20 的编码是 19H),后面 48 位是芯片唯一的作列号,最后 8 位是以上 56 位的 CRC 码(冗 余校验)。

ROM 指令为 8 位长度,功能是对个内 64 位 ROM 进行操作。其主要目的是为了分辨 ·条总线上挂接的多个器件连做处理(通过每个器件上所独介的 ID 号来区别)。 ·般只挂接 单个 DS18B20 芯片时,可以跳过 ROM 指令(注意, 此处指的跳过 ROM 指令并非不发送 ROM 指令, 而是用特有的 条"跳过指令")。ROM 指令见表 8-5。

(3) DS18B20 操作指令: 在总线控制器发统微连接的 DS18B20 - 条 ROM 命令后, 跟 着可以发送 备,DS18B20 操作指令。这些指令同样为8位,共6条,允许总线控制器读 写 DS18B20 的 储器 RAM、发起温度转换、识别电源模式和工作方式切换。存储器操作 指令的功能是命令 DS18B20 做什么样的工作,是芯片控制的关键。DS18B20 的操作指令 见表 8-5。

表 8-5 DS18B20 的 ROM 指令

			400	DOTOBLO	A) 10 H / A	•
î	\$ 代	码			功	1

指 令	代 码	功能
读 ROM	33H	读 DS18B20 传感器 ROM 中的编码(即 64 位地址)
匹配 ROM	55H	发出此命令之后,接着发出 64 位 ROM 编码,访问单总线上与该编码相对应的 DS18B20,使之做出响应,为下一步对该 DS18B20 的读写做准备
搜索 ROM	FOH	用于确定挂接在同一总线 L DS18B20 的个数和识别 64 位 ROM 地址。为操作各器件做好准备
跳过 ROM	ССН	忽略 64 位 ROM 地址,直接向 DS18B20 发温度变换命令,适用于单片工作
报警搜索	ECH	执行后只有温度超过设定值上限或下限的芯片才做出响应
温度变换	44H	用以启动·次温度转换。产生的温度转换结果数据以两个字节的形式被存储 在高速暂存器中,12 位转换时最长为 750ms



		织衣
指 令	代 码	功能
读 RAM	ВЕН	读取暂存器的内容。读取将从字节0开始,一直进行下去,到第9字节(字节8, CRC)读完,如果不想读完所有字节,控制器可以在任何时间发出复位命令来中止读取
写 RAM	4EH	发出向内部 RAM 的 3、4 字节写上、下限温度数据命令,紧跟该命令之后, 是传送两字节的数据
配制 RAM	48H	将 RAM 中第 3、4 字节的内容复制到 EEPROM 中
调 EEPROM	B8H	将 EEPROM 中的内容恢复到 RAM 中的第3、4字节
电源模式	В4Н	读 DS18B20 的供电模式。寄生供电时, DS1820 发送 '0'; 外接电源供电时, DS18B20 发送 '1'

温度转换指令(44h)用以启动一次温度转换。控制器发出温度转换命令后,DS18B20 采集温度并进行 AD 转换,产生的温度转换结果数据以两个字 情晚形式被存储在 RAM 的 字节 0 和字节 1 中,而后 DS18B20 保持等待状态。如果常长也激校式下发出该命令后, 在温度转换期间,必须在 10μs 内给单总线一个强上拉。如果 DS18B20 以外部电源供电, 总线控制器在发出该命令后跟着发出读时序。DS18B20 如处 F转换中,将在总线上返回 0,若温度转换完成,则返回 1。

操作指令结束后则将进行指令执行或数型的激气,这个操作要视存储器操作指令而定。如执行温度转换指令,则控制器必领等像 18820 执行其指令,一般转换时间为 500µs。如执行数据读写指令,则需要严格遵循 3820 的读写时序来操作。DS18B20 的数据读写 是通过时序处理位来确认信息交换的。

写时序操作分为写 1(逻辑 p) 政学和写 0(逻辑 0)时序 这段控制器的所有写时序必须最少持续 60μs, 包括两个写周期之间至少 1μs 的恢复时间。当总线控制器把数据线从逻辑高电平拉到低电平时,写到这开始。如图 8.20 所次为 0518B20 的数据写时序。

总线控制器要污染。个写时序、必须摆数最浅粒到低电平然后释放,在写时序开始后的 15µs 释放总线。冷总线被释放时,5k的对方电阻将拉高总线。总控制器要生成一个写 0 时序,必须把数据线拉到低电平并持续保护(至少 60µs)。DS18B20 在一个 15~60µs 的期间对 1/0 线采样。如果线上是高电平,就写 1。如果线上是低电平,就写 0。




图 8.20 DS18B20 的数据写时序

读时序操作必须最少 60µs,包括两个读周期间至少 1µs 的恢复时间。当总线控制器把数据线从高电平拉到低电平时,读时序开始,数据线必须至少保持 1µs,然后总线破释放。如图 8.21 所示为 DS18B20 的数据读时序。 在总线控制器发出读时序后, DS18B20 通过由或投低总线来传输 1 或 0, 当传输逻辑 0 结束后,总线将破释放,通过上拉电阻回到上升沿状态。从 DS18B20 输出的数据在读时序的下降沿出现后 15µs 内有效。因此,总线控



制器在读时序开始后必须停止把 I/O 脚驱动为低电平 15µs,以读取 I/O 脚状态。




图 8.21 DS18B20 的数据读时序

总线控制器发起读时序时,DS18B20 仅被用来传输数据《控制器。因此,总线控制器在发出读指令(BEH)、读电源模式指令(BHI) 和发出温度分泌指令(44h)后必须立刻开始读时序。若要读出当前的温度数据,需要执行两次工作。第一个周期为复位、第过 ROM指令、执行温度转换存储器操作指令、等待 5000 电转换时间。紧接着执行第一个周期为复位、跳过 ROM 指令、执行读 RAM 的心智等操作指令、读数据(最多为 9 个字节,中途可停止,只读简单温度值,则读前既今定"我即可"。

#### 8.5.2 字符型 LCD1602

在某些应用上,需显示要文字时、阿拉伯数或特殊有一向,采用字符型液晶(LCD)显示模块是一种既简便又省电的方法。LCD1602 就是一种民间共享,数字、符号等的点阵型液晶模块。完成一向内容为 16 字×2 (10 )2 个字符;可以显示两行,每行 16 个字符),每个字符机 之2 点阵字符位组成一场广点阵字符位之间有一个点距的间隔,每行 之间也有间隔。也到一字符间距和行间距的作用,正因为如此所以它不能很好地显示图形。

LCD1602 模块内是由 LCD 显示器、LCD 驱动器、LCD 控制器(与 HD44780 兼容) 三部 分所组成。内部包含标准的 ASCII 码(含大小写英文字母、阿拉伯数字及特殊符号等)。该模块具有 16 根引脚端(含質光)。其引脚的功能说明见表 8-6。

引脚号	符号	说 明
1	VSS	为电源地
2	VCC	接 5V 电源正极
3	V0	对比度调整端,接正电源时对比度最弱,接地电源时对比度最高(可以 通过一个10kΩ的电位器调整对比度)
4	RS	高电平为1时选择数据寄存器,低电平为0时选择指令寄存器
5	R/W	为读写信号线, 高电平时进行读操作, 低电平时进行写操作
6	Е	为使能端: 下降沿脉冲写命令,数据
7~14	DB0~DB7	为8位双向数据端
15~16	BLA, BLK	空脚或背灯电源。15 脚背光正极,16 脚背光负极

表 8-6 LCD1602 引脚的功能说明



LCD1602提供各种控制命令,如清屏、字符闪烁、光标闪烁、显示移位等多种功能。 有80字节显示数据存储器 DDRAM;内建192个5×7点阵字型的字符发生器 CGROM;8 个可由用户自定义的5×7的字符发生器 CGRAM。LCD1602 可显示的字符码见表8-7。

表 8-7 LCD1602 可显示的字符码

Upper	_															
awer 6 bit	LLLL	LLLH	LLHE	LLHR	L HILL	LHLH		гннн	HILLL.	HLLH	HLHL.	нилн	HHLL	HHLH	ннн	H2010
LLLL	CG RAM (I)							<b>:::</b> -					-::	:::.	C::	:::
LLLH	(2)		i	1				-==			===		::::	: <u>.</u>	-113	·:::
LLHL	(3)		11			R	<u></u>	i				K	ij	,:x:³	ı:::	l:::
шнн	(4)		#					:::.		4	77	•• <u>•</u> •	::::	1	:::-	n:-:
LHLL	(5)			:: <b>!</b> .		1			4	1/1	٠.	II.		1::	ļl	:11
LHEH	(6)						2.1	1			==		.:		CS.	ı
LHHL	(7)				1 .	Ž,	400	:. <sub></sub> .:		1	1	17	•••		ļ:::•	
LHRH	(8)		7.5	X	1			1	X	I				-::	9	[1]
HLLL	(1)	S	1	2		::	X		>		··).	-	:	Ļ	۱۳.	
HLLH	(2)	10			1	٠,٠	1				:-:::	17	!	ı İ.	1	ı
HEHL	(3)		:- <u> </u> ::	22	!		.:	****					1	Į·	j.	-: :
нічн	(4)		··[··	:		I.	<b>:</b> :	•			::I	Ţ	<u></u>		i-:	ji
HHLL	(5)		:=	∹.	i		1.	1			1::	∷:		·.]	< :-	[:e:
шки	(6)			20000			r:					:	٠٠٠.	···-·	1:	:
нннг	(7)		::				l-":				===			-,	l <sup>:::</sup> t	
нннн	(8)			•:							- : :	٠.		EI.	Ċ	Ш



字符代码  $0x00\sim0x0F$  为用户自定义的字符图形  $RAM(对于 5×8 点阵的字符,可以存放 8 组),就是 CGRAM; <math>0x20\sim0x7F$  为标准的 ASCII 码;  $0xA0\sim0xFF$  为日文字符和希腊文字符;其余字符码 $(0x10\sim0x1F 及 0x80\sim0x9F)$ 没有定义。1602 液晶模块内部的控制器 共有 11 条控制指令,见表 8-8。

表 8-8 1602 的控制指令表

序号	指令	RS	R/W	D87	DB6	DB5	DB4	DB3	DB2	DB1	DB0		
1	清显示	0	0	0	0	0	0	0	0	0	1		
2	光标返回	0	0	0	0	0	0	0	0	1			
3	置输入模式	0	0	0	0	0	0	0 _	1	I/D	S		
4	显小开 关 控制	0	0	0	0	0	0	K	D	С	В		
5	光标或字符 移位	0	0	0	0	0	T.	S/C	R/L	xis	*		
6	置功能	0	0	0	0	141	DL	N	F	*	*		
7	智字符发生 存储器地址	0	0	0	字符发生存储器 CGROM 地址								
8	置数据存储 器地址	0	0	ill,	1	帮	示数据有	·储器 DI	RAM 地	油:			
9	读忙标志或 地址	0	37	BF		, K	id X	数器地址	11.				
10	写数到 CGRAM 或 DDRAM	济	0		蓉	11.	要写的数	数据内容					
11	从 CGRAM 或 DDRAM 读数	1	1				读出的数	数据内容					

LCD1602 液晶模块的读写操作、屏幕和光标的操作都是通过写入指令来实现的。指令3 是光标和显示模式设置,I/D 表示光标移动方向(即高电平右移、低电平左移); S 表示屏幕上所有文字是否左移或者右移(高电平有效)。指令4 是显示开关控制,D 表示控制整体显示的开与关即高电平开显示,低电平关显示; C 表示控制光标的开与关,即高电平有光标,低电平无光标; B 表示控制光标是否闪烁(高电平闪烁, 低电平不闪烁)。指令5 是光标或显示移位, S/C 为高电平时移动显示的文字,低电平时移动光标。指令6 是功能设置命令,DL 高电平时为4 位总线,低电平时为8 位总线; N 低电平时为单行显示,高电平时双行显示; F 低电平时显示 5×10 的点阵字符,高电平时显示 5×10 的点阵字符

置字符发生存储器地址指令(指令 7)的功能:设定下一个要存入数据的 CGRAM 的地址。(DB5、DB4、DB3)为字符号,也就是将来要显示该字符时要用到的字符地址(字符码表 8.5.5 中的前 8 个能自定义字符);(DB2、DB1、DB0)为行号(8 行)。

显示数据存储器(DDRAM)就是显示数据 RAM, 用来寄存特显示的字符代码(ASCII 码)。 共 32 个字节, 其地址和屏幕的对应关系如图 8.22 所示。对 DDRAM 某单元写入字符代码, 就是在屏幕对应位置显示该字符图形。例如, 需要在第一行第一个位置显示字符(地址是 40H), 在使用置数据存储器地址指令(指令 8)时, 由于写入数据时最高位 DB7 恒定为高电平 1, 所以实际写入的数据应该是 40H+80H=C0H (11000000B)。如在第一行第一个位置显示字符, 应写入的数据应该是 80H。




图 8.22 DDRAM 地址和屏幕的对应关系

#### 8.5.3 功能要求和设计思想

本文以数字温度传感器 DS18B20 为例,说现《广Wire 总线的操作过程和基本原理。测量字度以上的容温,并且在 LCD1602 模块实时显示测量的温度值。显示的温度值包括两位整数和两位小数部分。该系统是以FPGA 作为一个总线控制器,在单总线系统上挂接 以 DS18B20 从机,实现 FPGA 的核制器对传感器 DS18B20 的数据读写,以及 LCD1602 的数据显示。

在 FPGA 控制器的设计史主要是两部分电路、D\$18B20 的数据读写单元电路和LCD1602 的显示控制单定电路。D\$18B20 的数据读写单元电路如图 8.23 所示,包括数据读取模块(d\$1820 模块)和一进制数转换 BCD 所读块、即 binary\_to\_BCD 模块(整数部分)和float to bcd 模块(7000)。




图 8.23 DS18B20 的数据读写单元电路



LCD1602 的显示控制单元电路如图 8.24 所示,包括分频 CLK\_DIV 模块、计数 cont 模块和显示控制 lcdm\_data 模块。由于 LCD1602 显示器是一个慢速度的器件,分频模块 (CLK\_DIV)将高的时钟频率(50MHz)分频为几千赫兹。计数模块 cont 为显示控制模块提供 操作(写指令/数据)的顺序步骤。显示控制模块按照 LCD1602 显示要求实现 LCD1602 显示。RW 输出端恒为低电平,表明显示控制单元电路对 LCD1602 只进行数据输出(写操作)。




图 8.24 LCD1602 的显示控制单元电路

#### 8.5.4 各功能模块的设计

下面主要介绍数据读取模块 ds1820、 进制数转换 BCD 码模块(binary\_to\_BCD、float to bcd 模块)和显示控制模块 lcdm data 的设计。

#### 1. 数据读取模块(ds1820 模块)

该模块是依据 I-Wire 总线数据传输协议、完成控制器通过单线总线端口对 DS18B20 的读写操作。访问传感器 dS1820 需要严格的协议以确保数据的完整性,而协议中包括的信号类型有复位脉冲、存在脉冲、写 0、写 1、读 0 和读 1。所有这些信号,除存在脉冲外,都是由总线控制器发出的。在 ds1820 模块中为了读写数据的时序要求,将输入的时伸信号 50MHz 分頻为 IMHz,即 lus。然后通过对 IMHz 信号的计数来保证读写操作的时间长度要求,严格遵守读写数据的协议。ds1820 模块使用 VHDL 描述的代码如下;



```
library LEEE: use LEEE, STD LOGIC 1164, ALL;
use TEEE STD LOGIC ARTTH. ALL: use TEEE STD LOGIC UNSIGNED, ALL:
entity ds1820 is
port( clk50MHz: in std_logic;
     ds1820_dq: inout std_logic;
                                                     -- 双向数据线
     ds1820_h : out std_logic_vector(7 downto 0): --8位整数
     ds1820_l : out std_logic_vector(3 downto 0) ) : --4 位小数
end ds1820:
architecture Behavioral of ds1820 is
TYPE STATE_TYPE is ( RESET, CMD_CC, CMD_44, CMD_BE, WRITE_BYTE,
                     WRITE_LOW, WRITE_HIGH, GET_data, READ_BIT, WAIT4ms);
si gnal
        STATE: STATE_TYPE: =RESET:
signal clk_temp : std_logic: = 0'.
signal clk1MHz, clk1hz : std_logic;
       write_cmd: std_logic_vector(7 downto 0):=000000000";
si gnal
signal TMP_data: std_logic_vector(11 downto 20)
                                                     --12 位数据
signal tmp_bit : std_logic;
signal WRITE_BIT_CNT : integer range 0 to 8 == 0
signal WRITE_LOW_CNT : integer range 0\to 2: =0.
signal WRITE_HIGH_CNT: integer range 0 to 2: =0.
signal READ_BIT_CNT : integer range 0 to 3. =0.
signal GET_data_CNT : integer vange 0 to 13: =0.
signal cnt : integer range 0 100001: =0;
signal count integer range 0 to 25: =0.
signal WRITE_BYTE_FLAG Integer range 0 to 1-0.
BEGI N
ClkDivider. process (clk50MHz) begin
                                      CI k1MHz 信号为 1MHz
 if rising_edge(dk50MHz) THEN
   if (count 24) then count = 0. clk_temp<= not clk_temp.
    else 'count <= count +1: end 11:
 end if.
  clk1MHz<=clk_temp;
                                      --产生 1µs 信号
end Process:
STATE_TRANSITION: process(STATE, clk1MHz)
  if rising_edge(clk1MHz) then
  case STATE is
    when RESET=>
                                      -- 初始化, 数据线拉低并保持 500 us
     if (cnt>=0 \text{ and } cnt<500) then ds1820\_dq<='0'; cnt<=cnt+1;
     elsif (cnt>=500 and cnt<1000) then cnt<=cnt+1;
               ds1820_dq<='Z';
                                    -- 數据线被释放 500µs
     elsif (cnt>=1000) then cnt<=0; STATE<=CMD_CC; end if;
    when CMD_CC=> write_cmd<="11001100"; STATE<=WRITE_BYTE; -- 指令CCH
    when CMD_44=> write_cmd<="01000100"; STATE<=WRITE_BYTE; -- 指令 44H
    when CMD_BE=> write_cmd<="10111110"; STATE<=WRITE_BYTE; -- 指令BEH
    when WRI TE_BYTE=>
                                      -- 写指令
     case WRITE_BIT_CNT is
       when 0 to 7=> if ( write_cmd(WRITE_BIT_CNT) = 0') then
```





```
STATE<-WRITE LOW:
             else STATE<=WRITE HIGH: end if:
             WRITE BIT CNT<-WRITE BIT CNT+1:
 when 8=> if (WRITE_BYTE_FLAG=0) then -- 第一次写CCH
       STATE<-CMD 44: WRITE BYTE FLAG<=1:
     elsif (WRITE_BYTE_FLAG=1) then -- 写 44H(温度变换)
      STATE<=RESET; WRI TE_BYTE_FLAG<=2;
     elsif (WRITE_BYTE_FLAG=2) then -- 第:次写CCH
        STATE<-CMD BE: WRITE BYTE FLAG<=3:
     elsif (WRITE_BYTE_FLAG=3) then -- 写BEH(读数据)
        STATE<=GET_dat a; WRI TE_BYTE_FLAG<-0;
     end if:
                WRI TE_BI T_CNT<=0;
 end case:
when WRITE LOW=>
  case WRITE LOW CNT is
  when 0=> ds1820 dq<='0':
                                     人 数据线被拉低 79us
          if (cnt=78) then cnt<=0; WRYNE_LOW_CNT<=1;
           else cnt<=cnt+1; end int
  when 1=> ds1820_dq<=' Z';
                                    -- 数据线被释放 3µs
          if (cnt = 2) then cnt = 0. WRITE_LOW_CNT<=2;
           else cnt <= cnt +1; end if.
   when 2=> STATE<=WRITE BYYE. WRITE LOW CNT<=0.
  when others=> WRITE LOW CNT<=0.
  end case;
when WRITE_HIGH=>
  case WRITE-HIGH ENT is
     if (ont 8) then cnt<
                                     -- 数据线被拉低 9us
    when 0-> 'ds\820 dg<='0'.
                               WRI TE_HI GH_CNT<=1;
     velse cnt<=cnt+1; end if.
    when 1-> ds1820_dq< 2 - 数据线被释放
if (cnt-72) then cnt2-0: WRITE_HIGH_CNT<-2:
                               -- 数据线被释放 73us
      else cnt<=cnt+1: end if:
    when 2-> STATE<-WRITE BYTE. WRITE HIGH CNT<-0.
    when others=>WRITE_HIGH_CNT<=0:
   end case:
when GET_data=>
                                      -- 读取 12 位数据
    case GET data CNT is
      when 0 => STATE<=READ_BIT;
          GET data CNT<=GET data CNT+1:
      when 1 to 12=> STATE<=READ BIT:
         TMP data(GET data CNT-1) <= TMP BLT:
         data CNT<=GET data CNT+1;
      when 13=> GET_data_CNT<=0; STATE<=WAIT4ms;
    end case:
when READ_BIT=>
                                      -- 读取 1 位数据
    case READ_BIT_CNT is
      when 0=> ds1820_dq<='0'; -- 数据线被拉低5μs
         if (cnt=4) then READ BIT CNT<=1: cnt<=0:
           else cnt<=cnt+1: end if:
```

```
when 1=> ds1820 dq<= 'Z':
                                                 数据线被释放 5us
               if (cnt=4) then READ BIT CNT<=2: cnt<=0:
                else cnt<=cnt+1: end if:
            when 2=> TMP_BIT<=ds1820_dq;
               if (cnt=1) then READ BIT CNT<=3; cnt<=0;
                 else cnt<=cnt+1: end if:
                                              -- 再延时 46 us
               if (cnt=45) then STATE<=GET data:
                     cnt <= 0: READ_BIT_CNT <= 0:
               else cnt<=cnt+1: end if:
            when others=>READ BIT CNT<=0:
           end case:
      when WAIT4ms=> if (cnt>=4000) then STATE<=RESET: cnt<=0:
           else cnt<=cnt+1; STATE<=WAIT4ms; end if;
                                                          -- 延时 4ms
      when others->STATE<-RESET.
     end case:
  end if:
end process:
PROCESS(cl k50MHz)
                      --产生 1Hz 信号
      variable cont . INTEGER RANGE O TO
                                                      -- 产生 THz 分類 it 数器
 BEGI N
     IF clk50MHz='1' AND clk50MHz event THEN
       IF ccnt =49999999 THEA ccnt := 0:
         ELSE IF cnt <25000000 THEN clk1hz <= 1
            ELSE clklhz 0 END IF;
          ccnt: =ccnt-71;
  END IF; END IF;
end process:
PROCESS(clkbha)
                                             输出数据, 零度以上温度值
  IF clk hz='1' AND clk1hz' event THEN
     ds1820 h<=TMP data(11 downto 4):
     ds1820 1 <= TMP data(3 downto 0):
  END IF:
end process;
end Behavioral:
```

ds1820 模块的操作过程是: 首先在复位状态(RESET)发出复位脉冲(低电平 500μs),释放数据线(500μs),不检测存在脉冲;依次发出操作指令 CCH(跳过 ROM),操作指令 44H(温度变换);接着重新回到复位状态发出复位脉冲,发出操作指令 CCH 和操作指令 BEH(读数据);之后进入数据接收状态(GET\_data),读取 12 位数据(温度值),再延时 4ms。然后再次按照以上操作,运行 ds1820 模块。

#### 2. 二进制数转换 BCD 码模块

ds1820 模块输出的数据是 :进制数(8 位整数和 4 位小数),为了显示方便,需要将 : 进制数转换为 BCD 码,所以 :进制数转换 BCD 码分为两个模块: binary\_to\_BCD 模块(整数部分)和 float to bcd 模块(小数部分)。4 位 :进制小数部分的数据转换为 BCD 码较简单



(用真值表形式直接列出), 下面介绍整数部分的 8 位 进制数转换为 BCD 码的方法。

8位。进制数对应的最大十进制数为 255, 需要用:个 BCD 码(百位、十位和个位), 每个 BCD 码用 4位。进制码表示。把。进制数转换成 8421BCD 码在各种数字系统的接口电路中有着广泛的应用。首先对于一个 8位。进制数 b<sub>n-1</sub> b<sub>n-2</sub> ··· b<sub>1</sub> b<sub>0</sub>, 其按位权值展开式为(上进制数);

$$\begin{split} N_{D} &= \sum_{i=0}^{n-1} b_{i} \times 2^{i} = b_{n-1} \times 2^{n-1} + b_{n-2} \times 2^{n-2} + \dots + b_{1} \times 2^{1} + b_{0} \times 2^{0} \\ &= \{ \dots \{ [(b_{n-1} \times 2 + b_{n-2}) \times 2 + b_{n-2}] \times 2 + \dots \} \times 2 + b_{1} \} \times 2 + b_{0} \end{split}$$

式中的每项乘 2,相当于将寄存器中的。进制码左移 1 位,这就意味着利用移位寄存器可以完成。进制数与 8421BCD 码的转换。如图 8.25 所示为。进制数转换 BCD 码示意图,被变换的。进制数以串行移位的方式从右边进行左移送入移位寄存器,并且高位在前。移位寄存器从右至左分成 4 位一组,其中每一组分别代表 BCD 网际内各位数字,先考虑其一一组二进制数转 BCD 的变换情况。设每一组数码(4 位)。这一位前的状态为原态  $S_n$ ,左移 1 位后的状态为次态  $S_{n-1}$  数码组左移 1 位相当于整理机的值乘以 2. 其表达式为  $S_{n-1}$  至 2 $S_n$  +  $X_n$  ,其中  $X_n$  为串行输入的:进制码元。当整本  $S_n$  小 F 5 时,能满足上式。当  $S_n$  =  $S_n$  +  $S_n$ 




图 8.25 二进制数转换 BCD 码示意图 表 8-9 8 位二进制数转换 BCD 码

操作顺序	百 位	十 位	个 位	二进	制数
Start				1111	1111
ShiftI			1	1111	111
Shift2			11	1111	11
Shift3			111	1111	1
Add_3			1010	1111	1
Shift4		1	0101	1111	
Add_3		1	1000	1111	
Shift5		11	0001	111	
Shift6		110	0011	11	
Add 3		1001	0011	11	



操作顺序	百 位	十 位	个 位	二进制数
Shift7	1	0010	0111	1
Add_3	1	0010	1010	1
Shift8	10	0101	0101	
BCD	2	5	5	

所以该算法的硬件实现的具体描述如下:

- (1) 左移要转换的二进制数 1 位;
- (2) 左移之后, BCD 码分别置于百位、十位、个位;
- (3) 如果移位后所在的 进制数(4位)大于或等于 5,则对该值加 3;
- (4) 继续左移的过程直至全部移位完。

按照左移加 3 的算法,binary\_to\_BCD 模块使用 Verilog HDL 描述的代码如下:

```
module binary_to_BCD ( A, ONES, TENS, HUNDREDS)
 parameter B_SIZE = 8.
                                 //B_SIZE > 进制数的位数
                                 /人人为待转换的二进制数
 input A:
 output ONES, TENS, HUNDREDS,
                                 / NES. TENS, HUNDREDS 为转换后的 BCD 码
 wire [B SIZE-1: 0] A:
 reg [B_SIZE-1: 0] bin;
 reg [3: 0] ONES, TENS, HUNDREDS.
 reg [B_SIZE+3: 0] result
                                 //result K度=bcd 个数×4
al ways@( A )
  begin bin = A: result = 0.
   begin repeat (B_SIZE-1) (/使附yepeat 循环语句
    begin result [0] - bin [B_SIZE-1]. //扩展时参照以下 : 条 if 语句
     if (result 3: 0) >4) result 3 0 - result 3 0) + 4'd3.
     if \( \text{result}[7: 4] > 4 \) result[7: 4] = result[7: 4] + 4'd3;
     if \result[11 8]>4) result[11: 8] = result[11. 8] + 4'd3.
     result = result << 1: bin = bin << 1:
    result [0] = bin[B SIZE-1]: ONES <= result [3:0]:
    TENS<= result[7:4]; HUNDREDS<= result[B_SIZE+3:B_SIZE];
   end end
endmodul e
```

binary to BCD 模块的仿真波形如图 8.26 所示。

Was a	Valu	6.43µs	43µs 6.47µs 6.51µs		6.55pp	.55pe 6.59ps 6.63ps			6.67µs 6.71µs		6.75ps 6.79ps	
Nane	17.5											
a A	û	160 (	161	162 X	163 X	164 X	185	166 X	167 X	168 X	169 X	170
₩ OMBS	3 (	0000 (	0001	)(00)( DO10	0011	0100 000	0101	(10)( 0110	( 0111	1000	1001	)®C 0000
● TEMS	3 €	K				0110				X !	0110	X 0111
HUNDREDS	3.0						0001					

图 8.26 二进制数转换为 BCD 码的仿真波形





### 3. 显示控制模块(lcdm data)

在图 8.26 所示的 LCD1602 显示控制单元电路中,控制输出端 RW 和 E 的连接已完成, 下面设计 一个显示控制模块实现向 LCD1602 显示器写指令/数据。而 lcdm\_data 模块的每步操作是在计数模块 cont 输出(addr[6..0])的状态值下进行的。lcdm\_data 模块的 VHDL 描述的代码如下:

```
library ieee: use ieee, std logic 1164, all:
use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all;
ENTITY lcdm data IS
PORT ( A : IN
                     INTEGER RANGE O TO 127:
       Clk : IN STD LOGIC:
       tt1, tt0, tt 1, tt 2 : in STD LOGIC VECTOR(3 DOWNTO 0):
       DO, D1, D2, D3, D4, D5, D6, D7, RS : OUT STD_LOGIC);
END 1 cdm data:
ARCHITECTURE a OF 1cdm data IS
   SIGNAL Q . STD_LOGIC_VECTOR(7 DOWNTO 0),
BEGI N
    ( D7, D6, D5, D4, D3, D2, D1, D0) <= 0
 PROCESS ( clk . A )
  BEGI N
  if clk'event and clk='1'
    case A is
     when 0 => Q <=x"38" RS="0"; -- 设置显示模式指令
     when 2 => 0 <=X306"
                            RS<='0': --设置显示定标移动指令(有移)
     -- 自定义用户的文字图形 5×8: 年、月、日
     when 5 => Q <-x 40"; RS<='0', -- 管子符发生存储器 CGRAM 地址指令
     when 5 \Rightarrow 0 \leftarrow 2.08": RS<='1':...\
when 6 \Rightarrow 0 \leftarrow 2.08": RS<='1':..\
                                      生 01000
                            RS <- 1-.
     when 7 - 0 <-x" Of";
when 8 ± 0 <-x" 12";
                             RS<- 1 - --
                                            10010
                             RS<=1/1
     when 9 => Q <=x"0f":
     when 10 => Q <=x"0a"; RS<='1'; --
     when 11 => Q <=x"1f"; RS<='1'; --
     when 12 => 0 <=x"02"; RS<='1'; --
                                            00010
     when 13 => 0 <=x"02": RS<='1': --
                                            00010
     when 14 => 0 <=x"0f": RS<='1': -- 月 01111
     when 15 => 0 <=x"09": RS<='1': --
                                            01001
     when 16 => Q <=x"Of"; RS<='1'; --
     when 17 => Q <=x"09"; RS<='1'; --
                                            01001
     when 18 => 0 <=x"0f": RS<='1': --
     when 19 => 0 <=x"09"; RS<='1'; --
     when 20 => 0 <=x" 13": RS<=' 1': --
                                             10011
     when 21 => 0 <=x"00": RS<='1'.
     when 22 => Q <=x"1f"; RS<='1'; -- 日 11111
     when 23 => 0 <=x"11"; RS<='1'; --
                                             10001
     when 24 => 0 <=x"11": RS<='1': --
                                             10001
     when 25 \Rightarrow Q \ll 1f''; RS \ll 1'; --
     when 26 => 0 <=x"11": RS<='1': --
     when 27 => Q <=x"11"; RS<='1';
                                             10001
```

```
when 28 => Q <=x"1f"; RS<='1'; --
                                         11111
    when 29 => 0 <=x"00": RS<='1': --
    when 30 \Rightarrow 0 <= x'' 06'': RS <= '1': --
                                         00110
    when 31 => 0 <=x"09": RS<='1': --
                                         01001
    when 32 => Q <=x"06"; RS<='1'; --
                                         00110
    when 33 \Rightarrow 0 <= x'' \cdot 00'': RS <= '1': --
    when 34 \Rightarrow 0 <= x'' 00''; RS <= '1'; --
    when 35 \Rightarrow 0 <= x'' 00''; RS <= '1'; --
     when 36 => 0 <=x"00"; RS<='1'; --
    when 37 => Q <=x"00"; RS<='1'; --
  -- when 39 => 0 <=x"01": RS<='0': --清屏指令
    when 40 => 0 <=x"80": RS<='0': --指定第 行第1个位置显示
    when 41 => Q <=X"Oc"; RS<='O'; -- 开显示指令
    when 42 => 0 <=x"32": RS<='1':
    when 43 \Rightarrow 0 <= x'' 30'': RS<='1':
    when 44 => Q <=x"31"; RS<='1';
    when 45 \Rightarrow 0 <= x'' 32''; RS <= '1':
    when 46 => Q <=x"00", RS<='1';
    when 47 => Q <=x"38": RS<='1':
    when 48 => 0 <=x"01": RS<=' 1\tag{1}
    when 49 => 0 <=x"31": RS<= 1 -- 1
    when 50 => Q <=x"02"; R364 1" -- H
    when 55 => Q <=x"c7"、R$ 0'; -- 指定第二行第8个位置显示
    when 57 => Q <= 0011 &tt1: RS<- 1'1 -- tt1 量が上板
    when 58 => Q -<- "0011" &tt0. RS<= "11 =- tt0 显示个位
    when 59,-> ( -x"2e". RS<\1'\\ -- . 从小小数点
    when 60 %> Q <= "0011"&tt_1; RS<-1". -- tt_1显示小数第 1位
    when, 61, Q <="0011"&tt & RS<='1'; -- tt_2显示小数第2位
    when 62 => Q <=x"03";
                            RS<='1':
                             RS<=' 1':
    when 63 => 0 <= x'' 43'':
    when others=> Q<=x"A0":
                              RS<=' 1':
   end case:
 end if:
END PROCESS:
END a:
```

设计的结果是在 LCD 第一行显示"2012 年 8 月 1 日",第二行显示"温度值(两位整数、小数点、两位小数)"C"。若加入清屏指令这条语句,显示结果将每隔一定时间清屏,然后从第一行开始依次显示出文字或数字。

本章是以 1-Wire 总线的 DS18B20 传感器为例,进行温度的实时测量和显示,说明 了 1-Wire 总线的数据传输原理和操作过程。事实上,基于 1-Wire 总线的产品还有很多种,如 1-Wire 总线的 EEPROM、实时时钟、电子标签等。它们都具有节省 I/O 资源、结构简单、开发快捷、成本低廉、便于总线扩展等优点,因此具有广阔的应用空间和较大的推广价值。



## 8.6 SPI接口总线及应用

SPI(Serial Peripheral Interface,串行外围设备接口)总线是 Motorola 公司推出的一种同步串行接口技术。它具有全双工、信号线少、协议简单、传输速度快等优点。由于串行总线的信号线比并行总线更少、更简单,越来越多的系统放弃使用并行总线而采用串行总线。在众多串行总线中,SPI 总线与 $^{1}$ C 总线、CAN 总线、USB 等其他常用总线相比有很大优势,如 SPI 总线的数据传输速度可达若于兆比特每秒,比  $^{1}$ C 总线快很多。SPI 总线 最典型的应用就是上机与外围设备(如 MCU、EEPROM、Flash RAM、A/D 转换器、网络控制器、LED 显示器、实时时钟等)之间的通信。

#### 8.6.1 SPI 接口及协议

SPI 总线系统是一种同步串行外设接口,在芯片的管脚、又17日 4 根线,节约了芯片的管脚,同时为 PCB 的布局上节省空间,提供方便,在总计子这种简单易用的特性,现在越来越多的芯片集成了这种通信协议。

SPI 总线系统的工作中有主设备和从设备两种类型。SPI 是一种允许一个主设备启动一个从设备的同步传输协议,从而完成数据的交换。也就是 SPI 是一种规定好的通信方式。这种通信方式的优点是占用端口较少。《条信号线统够基本通信了(不穿电源线)。同时传输速度也很高。一般来说要求主设备类(SPI 控制器(也可用模拟方式),并可以与基于 SPI 芯片的接口进行通信。如图 8.27 所入》 SPI 总线系统的线 [4]。 SPI 使用以下 4 条信号线。




图 8.27 SPI 总线系统的结构图

- (1) SCK: 为同步时钟信号同步 E机和从机的数据传输,由 E机控制输出,从机在 SCK 的边沿接收和发送数据,串行接收和发送的数据是高位(MSB)在前、低位(LSB)在后。
- (2) MISO: 上机输入、从机输出信号,从机在上升沿(或下降沿)通过该信号线发送数据给主机,主机在下降沿(或上升沿)通过该信号线接收该数据。
- (4) CS: 作为从机片选信号(低电平有效),由主机控制输出。从机也可以把它拉低, 让主机被动选为从机。

SPI 总线系统的工作原理: 当没有数据需要在主机和从机之间传输时,主机控制 SCK 输出空闲电平, CS 输出无效电平, SPI 总线处于空闲状态;当有数据需要传输时,主机控制 CS 输出有效电平,SCK 输出时钟信号,SPI 总线处于 C作状态;在时钟上升沿或下降沿时,上机和从机同时发达数据。将数据分别传输到 MOSI 和 MISO 上,在紧接着的时钟下降沿或上升沿,上机和从机同时接收数据,分别将 MISO 和 MOSI 上的数据读取并存储;当数据全部传输完毕时,上机控制 SCK 输出空闲电平,CS 输出无效电平,SPI 总线重新回到空闲状态。至此,一个完整的 SPI 总线数据传输过程完成。SPI 与普通的串行传输不同,普通的串行传输一次连续传送至少 8 位数据,而 SPI 允许数据一位一位的传送,甚至允许暂停,因为 SCK 时钟线由上控设备控制,当没有时钟跳变时,从设备不采集或不传送数据。也就是说,主设备通过对 SCK 时钟线的控制可以完成对数据传输的控制。SPI 还整个数据交换协议,因为 SPI 的数据输入和输出线独立,所以允许同时完成数据的输入和输出

SPI 模块为了和外设进行数据交换,根据外设工作要求。其输出串行同步时钟核性和相位可以进行配置,时钟核性(CPOL)对传输协议没有重量物。如果 CPOL=0, 串行同步时钟的空闲状态为低电平; 如果 CPOL=1, 串行同步时钟 所空闲状态为高电平。时钟相位(CPHA)能够配置两种不同的传输协议之一进行数数控输。如果 CPHA=0, 在串行同步时钟的第一个跳变治(上升或下降)数据被采样; 20果 CPHA=1, 在串行同步时钟的第二个跳变沿(上升或下降)数据被采样。SPI 接风速度如图 8.28 所示。



(a) CPHA-0时, SPI总线数据传输时序




图 8.28 SPI 接口时序



在主设备中对 SPI 的时钟进行配置时,一定要清楚从设备的时钟要求,因为主设备这边的时钟极性和相位都是以从设备为基准的。因此在时钟极性的配置上,一定要清楚从设备是在时钟的上升沿还是下降沿接收数据,是在时钟的下降沿还是上升沿输出数据。从设备接收的数据是上设备的 MOSI 发送过来的,主设备 MISO 接收的数据是从设备发送过来的,所以主设备这边 SPI 时钟极性的配置跟从设备的 MOSI 接收数据的极性是相反的,跟从设备 MISO 发送数据的极性是相同的,如果主设备在时钟的下降沿发送数据,则从设备在时钟的上升沿接收数据。因此主设备的 SPI 时钟极性应该配置为下降沿有效。时钟极性和相位配置下面后,数据才能够被准确的发送和接收。

下面将利用 FPGA 器件设计上控设备,实现 SPI 的操作,定成内 A/D 芯片 ADS7822 的数据采集和串行 D/A 芯片 DAC7513 的模拟电压输出。 集 3 X 的电路图如图 8.29 所示。 SADC CLK 和 SDAC\_CLK 分别是对 A/D 芯片 ADS7822 和 D/A 芯片 DAC7513 的串行同步时钟; SADC\_CS 和 SDAC\_CS 分别是对 A/D 芯片和 DAC-DUT 为 A/D 芯片输出端; ADC\_IN 和 DAC\_OUT 分别为模拟信号输入和输出。 SAAC\_DOUT 为 A/D 芯片输出的结果。 SDAC\_DIN 是向 D/A 芯片输入的数字信号




图 8.29 串行 A/D 和 D/A 电路图


#### 8.6.2 串行 A/D 芯片 ADS7822

ADS7822 是美国 BB 公司推出的 种高性能 12 位串行 A/D 转换器, 它具有如下特点:

- (1) 采样速率可达 75kHz。
- (2) 单电源供电,可以在 2.0~5.0V 的电源电压下工作。
- (3) 微功耗: 采样速率 75kHz 时为 0.54mW; 7.5kHz 时为 0.06mW; 掉电模式时最大 电流 3µA。



- (4) 体积小,有8脚 DIP, SOIC 及 MSOP 封装。
- (5) 模拟信号可单端或差分输入。
- (6) 采用串行方式接口。
- (7) 参考电压的大小决定模拟输入的范围。



ADS7822 是在CS 变为低电平时,开始一次 A/D 转换。来自输入端的差分信号经采样 保持并送转换电容阵列比较后将其结果送入逐次逼近寄存器。该芯片采用三线制串行接口 与微控制器相连。当前转换结果在 DCLOCK 的同步下由 Dout 端遂位输出,每个数据位在 DCLOCK 的下降沿被传输,其转换时序如图 8.31 所示。该器件的详细资料请参考 ADS7822 的使用手册。




图 8.31 ADS7822 的转换时序



在图 8.31 中,CS 的下降沿启动 · 次转换和数据传输,转换周期的前 1.5~2.0 个时钟 用来采样模拟输入信号。DCLOCK 的第 · 个下降沿后,Dour 输出允许,将先输出 · 个时钟的低电平,接下来的 12 个时钟周期,Dour 输出当前转换结果,先是最高位 MSB(B11)在前,依次传送,最后是最低位 LSB(B0);如果 · 次转换结束后,CS 仍保持为低电平,将继续输出 12 位转换结果,但是数据输出是以低位在先的顺序重复输出直至 B11 · 当 B11 再次输出后,Douc 变为高阻态。接下来的时钟对转换器无影响。因此"讨读出转换结果后,应将 CS 变为高电平,使 ADS7822 处于掉电状态。t<sub>CYC</sub> 为采样周期,t<sub>CONV</sub> 为转换时间(12 个 DCLOCK 周期)。从 ADS7822 的转换时序阁中可看出,当 CS 变为低电平之后的 3 个 DCLOCK 周期下降沿时,Dour 开始为数据线输出数据,如图 8.32 所示是对 ADS7822 进行数据 聚集的控制转块 conter\_adc7822,完成对模拟信号的采集,并将串行数据输入 (SADC\_dout)进行读取,以 12 位数据输出(ADC\_data[11.0])。conter\_adc7822 模块以 VHDL 描述的优码如下;

conterl adc7822

clk50
st
SADC dout

```
contert_adc7822 档址
library IEEE; use IEEE STD_LOGIC_1164
use I EEE, STD_LOGI CARI TH. ALL;
use I EEE, STD LOGIC UNSIGNED, ALL
entity conterl adc7822 is
    port cbk50, st : in std logic
        SADC_dout : in std_logic;
          SADC CLK : out std logic:
          SADC CS : out std.logic:
          ADC data : buffer std logic vector(11 downto 0) ):
end conterl_adc7822;
architecture one of conterl_adc7822 is
 signal ADbuff, buff1 : std_logic_vector(11 downto 0):="0000000000000";
 signal cont :std_logic_vector(4 downto 0):="000000";
 signal fp25khz : std_logic;
 signal fp_1Mhz :std_logic;
 signal receive : std_logic;
 signal dout buff : std_logic;
begi n
```

SADC\_CS<=fp25khz or (NOT ST); -- 以fp25kHz的低电平为片选信号

-- 为串行同步时钟

-- 产生 25kHz 信号

SADC CLK<=fp 1Mhz:

PROCESS(cl k50)

```
variable cnt1: INTEGER RANGE 0 TO 1999:
  BEGI N
  IF clk50='1' AND clk50' event THEN
      IF cnt 1=1999 THEN cnt 1: =0:
      ELSE cnt1: =cnt1+1: END 1F;
      IF cnt1<1000 THEN fp25khz<='0';
        ELSE fp25khz<='1': END IF:
   END IF:
  end process;
 PROCESS(cl k50)
                            -- 产生 1MHz 信号
   variable cnt3: INTEGER RANGE 0 TO 50;
  BECL N
  IF clk50='1' AND clk50' event THEN
    IF cnt 3=50 THEN cnt 3. =0.
     ELSE cnt 3: =cnt 3+1: END IF:
    IF cnt 3<25 THEN fp_1Mhz<='0';
      ELSE fo 1Mhz<='I': END IF
   END IF:
end process:
process(fp_1MHz)
                                        後收数据标志 receive
  begi n
   if (fp 1MHz' event and fp
    dout buf f <= f p25kh2:
    if (dout buff and fp25khz='0') THEN
      recei vese"1
     el sif. (cont - 111111")
       rece ve = 0':
    end if:
   end IT;
  end process;
  process(fp_1MHz)
                                 -- 读取 12 位数据
    begi n
    if(fp_1MHz'event and fp_1MHz='1')then
      if(receive='1' and st='1')then cont<=cont+"00001";
      case cont is
        when "00010" => ADbuff(11) <= SADC_dout; -- 读取 MSB 位数据
        when "00011" => ADbuff(10) <= SADC dout:
        when "00100" => ADbuff(9) <=SADC_dout;
        when "00101" => ADbuff(8) <= SADC_dout;
        when "00110" => ADbuff(7) <= SADC dout:
        when "00111" => ADbuff(6) <=SADC dout:
        when "01000" => ADbuff(5) <=SADC dout:
        when "01001" => ADbuff(4) <= SADC_dout;
        when "01010" => ADbuff(3) <=SADC_dout;
        when "01011" => ADbuff(2) <= SADC_dout;
```



```
when "01100" => ADbuff(1) <=SADC_dout;
when "01101" => ADbuff(0) <=SADC_dout; -- 读取LSB 位数据
when "01111" => ADC_data <=ADbuff; -- 串行变为并行数据
when others => NULL;
end case;
else cont<="00000";
end if; end if;
end process;
end one;
```

conterl\_adc7822 模块的仿真波形如图 8.33 所示。在 ADC\_CS 有效低电平(与 fp25khz 低电平宽度相同)后,接收数据标志 receive 为高电平,在第 3 个 ADC\_CLK 的下降沿即 cont 为 2 状态时,根据 ADS7822 的转换时序,数据线上为转换结果的最高(MSB)数据。所以从 cont 为 2 状态开始。在串行同步时钟 SADC\_CLK(fp\_IMhz)的上头流依次读取 12 位数据,完成一次 A/D 数据采集和串并转换。



图 8.33 contex\_adc7822 模块的仿真波形

## 8.6.3 串行 D/A 芯片 DACZ513.

DAC7513 是 TI 公司生产的具有内置缓冲放入条的低功耗单片 12 位数模转换器,其片内高精度的输出放大器可获得满幅(供电电源)以展与地电压间)任意输出,输出具有非常宽的动态范围。产某的通用:线串疗接1、接氧 时钟频率高达 30MHz 与标准的 SPI、QSPI 及 DSP 接1 兼2 内面可与多种系列微处型器直接连接面无需任何其他接11电路。此外,DAC7513 数模转换器还具有 3 种关断工作模式。正常工作状态下,DAC7513 在 SV 电压序的功耗仅为 0.7mW,而在省电状态下的功耗为 1μW。因此低功耗的 DAC7513 是便携式电池供电设备的理想器件。DAC7513 的主要特点如下;

- (1) 微功耗: 5V 供电时的工作电流消耗为 115μA。
- (2) 供电电压范围: 2.7~5.5V。
- (3) 上电复位后输出电压为 0V。
- (4) 具有3种关断工作模式可供选择。
- (5) 具有低功耗施密特输入串行接口。
- (6) 内置满幅输出的缓冲放大器。
- (7) 具有 SYNC 中断保护机制。

DAC7513 的内部组成框图如图 8.34 所示。图中引脚定义: $V_{\rm OUT}$ 模拟输出电压;GND 为电路地参考点: $V_{\rm DD}$  为供电电源(+2.7V~+5.5V); $D_{\rm IN}$  为串行数据输入;CLK 为串行时钟输入;SYNC 为输入控制信号(低电平有效)。




图 8.34 DAC7513 的内部组成框图

DAC7513 采用:线制(CLK、D<sub>IN</sub>、SYNCNL) 行後(1,其串行) 持條作时序如图 8.35 所示。 写操作开始前 SYNC 要置低。D<sub>IN</sub> 的数据发出以前钟 CLK 的 F 降沿板次移入 16 依寄存器。 在单行时钟的第 16 个下降沿到米时、沙坑市(总移入寄存器。可实现对工作模式的改置及 DAC 内容的刷新,从而完成、个为周期的操作。此时 SYNC 可保持低电平或置高,但在下一个写周期开始前。 SYNC 多领转为高电平并全分解转 33ns,以使 SYNC 有时间产生下降沿来自动下一个写周期。 常 SYNC 在一个写周期。 2 SYNC 有一个写周期。 2 SYNC 有一个写周期。 2 SYNC 有一个写周期。 2 SYNC 有一个时间也流消耗大于低电平时的电流消耗、因此,在两次写操作失败。 会看器独行复位。由于施家转发冲器在 SYNC 商电平时的电流消耗大于低电平时的电流消耗、因此,在两次写操作之间,应把 SYNC 置低以降低功耗。




图 8.35 DAC7513 串行写操作时序

DAC7513 片内移位寄存器的宽度为 16 位、其中 DB15、DB14 是空闲位、DB13、DB12 是 工作模式选择位、DB11~DB0 是数据位。器件 上电复位后,寄存器置0,所以 DAC7513 处于正常 工作模式,模拟输出电压为 0V。在图 8.34 中,掉电控制逻辑与电阻网络一起用来设置器件的工作模式,模拟输出电压为 0V。在图 8.34 中,掉电控制逻辑与电阻网络一起用 限。DAC7513 的四种工作模式是将由出途是将输出端与缓冲放大器断开,而接入固定电阻。DAC7513 的四种工作模式是表 8-10。当 DB13 和 DB12 为 0时,DAC7513 为正常工作模式,其他为掉电模式。在掉电模式下,不仅器件功耗要减小,而且缓冲放大器输出级



通过内部电阻网络接到 1kΩ、100kΩ或开路。而处于掉电模式时,所有线性电路都断开,但寄存器内数据不受影响。该器件的详细资料请参考 DAC7513 的使用手册。

表 8-10 DAC7513 工作模式

DB13	DB12	模 式
0	0	正常工作
0	1	输出端 1kΩ到地
I	0	输出端 100kΩ到地
1	ı	输出端开路(高阻)

下而将利用 FPGA 设计 contert\_DAC7513 模块,完成模拟信号的输出。如图 8.36 所示是对 DAC7513 输出模拟信号的控制模块,其 VHDL 描述的代码弧下:



图 8.36 contert\_dac7513 模块

```
library IEEE; use IEEE STD_LOGIC_1164
use I EEE. STD_LOGIC ARITH ALL
use I EEE. STD_LOGI _UNSI GNED. ALL;
entity contect DAC7513 is
port ( clk50 ) in std_logic.
       DA data : in std_logic_vector(11 downto 0);
      DA dout : out std_logic;
      DAC_CLK : out std_logic;
      DAC_CS : out std_logic );
end conterl DAC7513:
architecture one of conterl DAC7513 is
 signal d_bufF, dacbuff : std_logic;
 signal DAbuff : std_logic_vector(11 downto 0):
 signal cont :std logic vector(4 downto 0):="00000";
 signal fp10khz : std logic:
 signal fp_1Mhz : std_logic;
 signal transmit : std_logic;
begi n
 DAC_CLK <= fp_1Mhz;
 DA_dout <= d_bufF;
 DAbuff <= DA_data;
                       --产生 IOkHz 信号
PROCESS(cl k50)
      variable cnt1: INTEGER RANGE 0 TO 4999:
    BEGI N
```

```
IF clk50='1' AND clk50' event THEN
        I.F. cnt 1=4999 THEN cnt 1: =0:
         ELSE_cnt 1: =cnt 1+1:
        END IF:
        IF cnt1<1500 THEN fp10khz<='0':
         ELSE fp10khz<='1':
        END IF:
      END IF:
end process:
PROCESS(cl k50)
                        -- 产生 1MHz.信号
       variable cnt3: INTEGER RANGE 0 TO 50;
    BEGI N
      IF clk50='1' AND clk50'event THEN
        LF cnt 3=50 THEN cnt 3: =0:
         ELSE cnt 3: =cnt 3+1:
        END IF:
        IF cnt3<25 THEN fp 1Mhz<='0':
         ELSE fp 1Mhz<='1':
        END IF:
      END IF:
end process;
process(fp_1Mhz)
                           产生发送数据标
  begi n
   if (fp_1MHz' event and (p_1MHz='1') THEN
   dacbuff<=fp10khz;
if (dacbuff='1'and-fp10khz='0')THEN
      transmit<= 17. DAC_CS<='0',
      elsif (cont 10100") then
      transmitte 0'; DAC_CS<=' 1
      end if
    end
  end process:
process(cont)
                       -- 发送串行数据
   begi n
 if(fp_1Mhz'event and fp_1Mhz='1')then
     if(transmit='1')then cont<=cont+"00001";
       case cont is
          when "00011" => d bufF<=DAbuff(11): -- 发送串行数据最高位
          when "00100" => d_bufF<=DAbuff(10);
          when "00101" => d bufF <= DAbuff(9):
         when "00110" => d bufF <= DAbuff(8);
         when "00111" \Rightarrow d bufF \leq DAbuff(7):
         when "01000" \Rightarrow d bufF \leq DAbuff(6):
         when "01001" \Rightarrow d_bufF \leq DAbuff(5);
         when "01010" \Rightarrow d_bufF <= DAbuff(4);
         when "01011" => d_bufF<=DAbuff(3);
          when "01100" \Rightarrow d_bufF <= DAbuff(2);
          when "01101" => d bufF<=DAbuff(1):
          when "01110" => d_bufF <= DAbuff(0);
```



when others => d\_bufF<='0':
 end case;
 else cont<="00000"; end if;
 end if;
 end process;
 end one:</pre>

conterl\_DAC7513 模块仿真波形如图 8.37 所示。在发送数据标志 transmit 为高即 DAC\_CS 为有效低电平后,前 4 个 ADC\_CLK(fp\_IMhz)的下降沿(cont 为 3 状态)向数据线上发送 4 位 0(正常工作模式)。接着向数据线上发送 12 位有效数据进行 D/A 转换,输出模拟信号。然后 DAC CS 变高,等待下一次的 D/A 转换。



图 8.37 conterl\_DAC75 文字块仿真波形

## 8.7 《公总线及应用

I<sup>2</sup>C 总线(Inter Integrated Circut Bus, 集成电路总线)。 milips 公司推出的串行总线标准(为:线制)。 主要用来连接整体电路(ICS), I<sup>2</sup>C 量量多向控制总线,也就是说多个芯片可以连接到同一总线结为下,同时每个芯片都可以作为实施数据传输的控制源。这种方式简化了信号传输总位。 总线上扩展的处置器件及外设接口通过总线寻址,利用该总线可实现多主机系统所需的裁决和高低速设备何少等功能。因此这是一种高性能的电行总线。

#### 8.7.1 I2C 总线接口

I<sup>2</sup>C 总线一般有两根信号线,一根是双向的数据线 SDA. 另一根是时钟线 SCL。所有接到I<sup>2</sup>C 总线设备 L的电行数据 SDA 都接到总线的 SDA 上,各设备的时钟线 SCL 接到总线的 SCL 上。为了避免总线信号的混乱,要求各设备连接到总线的输出端时必须是漏极开路(OD)输出或集电极开路(OC)输出。设备 L的电行数据线 SDA 接口电路应该是双向的,输出电路用于向总线上发送数据,输入电路用于接收总线上的数据。而电行时钟线也应是双向的,作为控制总线数据传送的上机,一方面要通过 SCL 输出电路发送时钟信号,另一方面还要检测总线上的 SCL 电平,以决定什么时候发送下一个时钟脉冲电平;作为接受上机命令的从机,要按总线上的 SCL 信号发出或接收 SDA 上的信号,也可以向 SCL 线发出低电平信号以延长总线时钟信号周期。总线空闲时,因各设备都是开漏输出,上拉电阻使SDA 和 SCL 线都保持高电平。任意设备输出的低电平都将使相应的总线信号线变低,也就是说,各设备的 SDA 是"与"关系,SCL 也是"与"关系。如图 8.38 所示为 I<sup>2</sup>C 总线系统结构图。





图 8.38 I<sup>2</sup>C 总线系统结构图

PC 总线的运行(数据传输)由主机控制。主机是指启动数据的传送(发出起始信号)、发出时钟信号及传送结束时发出停止信号的设备,被主机寻访的设备脉为从机。主机访问从机无需片选信号,每个接到 PC 总线的设备都有一个唯一的他却、以便于主机寻访。主机和从机的数据传送,可以由主机发送数据到从机,也可以内机及到主机。凡是发送数据到总线的设备称为发送器,从总线上接收数据的设备能力接收器。

PC 总线在传送数据过程中有:个特定信号。据解序号、停止信号和应答响应信号 (ACK)。如图 8.39 所示文户C 总线数据传输。SCL 线为高电平期间、SDA 线由低电平向低电平的变化表示控制信号。SCL 线为高电平期间、SDA 线由低电平向高电平的变化表示停止信号。起始电停间高号都是由主机发射法。在起始信号产生后、总线就处于被占用的状态;在停止信义。生后,所有 PC 总线操作都结束,并释放总线控制权。当 SCL 和 SDA 都保持高电平时,表示总线空闲。




图 8.39 I<sup>2</sup>C 总线数据传输

I<sup>2</sup>C 总线数据传输时发送到 SDA 线上的每个字节必须为 8 位,每次传输可以发送的字节数量不受限制。每个字节后必须跟 个响应位。首先传输的是数据的最高位(MSB),如果从机要完成一些其他功能后(如 个内部中断服务程序)才能接收或发送下一个完整的数据字节,则可以使时钟线 SCL 保持低电平,迫使主机进入等待状态。当从机准备好接收下一个数据字节并释放时钟线 SCL 后数据传输继续。应答响应信号(ACK)是接收数据的器



件在接收到8位数据后,向发送数据的器件发出特定的低电平脉冲(时钟脉冲高电平期间), 表示已收到数据。

I°C 总线上传送的数据信号既包括地址信号,又包括真正的数据信号。如图 8.40 所示为 I°C 总线传送的数据格式。在起始信号(S)后必须传送一个从机的地址(Slave Address: 7 位),最低位是数据的传送方向位(R/W),用"0"表示主机发送数据(W),"1"表示主机接收数据(R)。每次数据传送总是由主机产生的停止信号(P)结束。但是,若主机希望继续占用总线进行新的数据传送,则可以不产生终止信号,马上再次发出起始信号对另一从机进行寻址。

1	7	1	1	8	1	8	1	[1]
S	Slave Address	R/W	ACK	Data	ACK	Data	ACK	Р

图 8.40 I2C 总线传送的数据格式

PC 总线的工作方式为主从式(即主机发送时钟信号、总统行号和停止信号),对系统中的某一器件来说有四种传输数据的方式:主发送方式、大发送方式、上接收方式、从接收方式。也就是说,主机既可以是发送器也可以是接收器。其传送数据的工作方式主要有以下两个。

- (1) 主发送从接收(即"写"操作); 上积向从机发送数据,数据的传送方向在整个传送 过程中不变。发送的第一个字节(7 位地址, R/W=0)。接着再发送数据字节,可以是单字节 数据,也可以是一组数据,由主机及上。接收器每接收到一个字节以后,都要返回一个 应答信号(低电平 ACK=0)。
- (2) 主接收从发送(即广赞、操作); 主机在发送(社工个字节(7 位地址、R/W=1)后, 立即从从机读数据。从机发送数据过程中, 主机发光将 SDA 拉高(置 1, 否则读不进数据), 主机每接收到一个支撑都要返回一个应答循注 ACK。若 ACK=0 (有效应答信号), 那么从机(器件)继续发送、若 ACK=1(停止应答信号), 接着主机发送停止信号结束数据传输。主机可以控制从机从什么地址开始发送、发送多少字节。

由于 SCL 线和 SDA 线是各设备对应输出状态相"与"的结果,任一设备都可以用输出 低电平的方法来延长 SCL 的低电平时间,以迫使高速设备进入等待状态,从而实现不同速 度设备间的时钟同步。因此,即使时钟脉冲的高、低电平时间长短不一,也能实现数据的 可靠传送。

目前,一些微处理器和控制设备没有  $l^2C$  总线接口,从而限制了在这些系统中使用具有  $l^2C$  总线接口的器件。下面将使用 FPGA 器件来设计控制电路控制 l/O 口做  $l^2C$  接口,实现  $l^2C$  功能,完成对具有  $l^2C$  总线接口的  $E^2PROM$  AT24C××器件的数据读写操作。

#### 8.7.2 AT24C02 器件的数据读写

AT24C××是集  $E^2$ PROM 存储器、复位微控制器和看门狗定时器三种功能为一体的芯片。AT24C01/02/04/08/16 是 个 1K/2K/4K/8K/16K 位串行  $E^2$ PROM,内部含有 128/256/512/1024/2048 字节。有 个 16 字节页写缓冲器,通过  $1^2$ C 总线接口进行操作,有一个专门的写保护功能。其管脚如图 8.41 所示。



图 8.41 AT24C02 器件的管脚图

SCL 串行时钟: AT24C02 串行时钟输入管脚用于产生器件所有数据发送或接收的时钟, 这是一个输入管脚。

SDA 串行数据/地址: AT24C02 双向串行数据/地址管脚用于器件所有数据的发送或接收, SDA 是一个开漏输出管脚,可与其他开漏输出或集电极开路输出进行线与。

A0、A1、A2 为器件地址输入端;这些输入脚用于多个器件被账时设置器件地址。当使用 AT24C02 时, 最大可级联 8 个器件。如果只有一个 470 在 02 被总线寻址,这三个地址输入脚(A0、A1、A2)必须连接到 GND。

WP 写保护:写保护可避免由于不当操作造成对个值区域内部数据的改写。如果 WP 管脚接高电平, 所有的内容都被写保护只能读。 WP 管脚接到低电平时, 允许器件进行正常的读/写操作。

Vcc 为电源: 1.8~6.0V 工作电压 公D 为地。

在 I<sup>2</sup>C 总线上传送数据时,AT24C02 作为从器件被入规控制(寻址),主机通过发送一个起始信号启动发送过程,缓居及这它所要寻址的从器件的地址,7 位从器件地址的高 4 位固定为 1010,接下来的 3 位A2、A1、A0)为器件的地址位,用来定义哪个器件及器件的哪个部分被主机访问。AT24C02 作为 E<sup>2</sup>PRQM 在储器、怎样对它进行数据的读写操作。

AT24C02 进行的导操作可分为字符号 近 第一字符号操作就是对 AT24C02 中某个存储单元写入 《大学数据。在字符号模式》,可先上机发送起始信号和从器件地址(R/W=0)给 AT24C02,往从器件产性应答信号后,接着上机发送 AT24C02 的存储地址,从器件产生另一个应答信号。然后再发送数据到被寻址的存储单元(写入数据)。AT24C02 再次应答;并在上机发送停止信号后,AT24C02 开始内部数据的擦写。在内部擦写过程中,CAT24C02 不再应答主机的任何请求。



图 8.42 AT24C02 页写操作传送格式




在 AT24C02 每次接收(写入)到 16 字节数据和上机发送的停止信号后,AT24C02 启动 内部写周期将数据写到数据区,所有接收的数据在一个写周期内写入 AT24C02。为了不断 地对 AT24C02 写入更多字节数据,检测内部写周期是否结束,可通过应答查询方式发送 一个起始信号和从器件地址,如果 AT24C02 正在进行内部写操作,就不会发送应答信号; 如果 AT24C02 已经完成了内部自写周期,将发送一个应答信号,上机可以继续进行下一 法读写操作。

对 AT24C02 读操作的初始化方式和写操作时一样, 仅把 R/W 设置为 1, 有三种不同的读操作方式; 立即地址读、选择地址读和连续地址读。立即地址读和选择地址读每次只能读取一个 8 位字节数据, 而连续地址读可以连续读取多个字节数据。当对 AT24C××读操作超过器件存储数据的地址查围时, 其内部地址计数器返回 0, 进行数据输出。

立即地址读就是 AT24C02 的地址计数器内容为最后操作字书的地址加 1。也就是说,如果上次读/写的操作地址为 N,则立即读的地址从地址 N+V 开始设数据。AT24C02 接收到从器件地址信号后。R/W 位置为 1,AT24C02 发送一个条件号,然后发送一个 8 位字 节数据。上器件不需发送一个应答信号(ACK=1),但要之往一个停止信号。

选择地址读操作允许主机对 AT24C××的任意字 进行读操作。主机首先进行一次空 写操作: 发送起始信号、从器件地址和需要显成位字 节数据的地址。在 AT24C××应答(ACK=0)之后, 主机重新发送起始信号和从操作地址, 此时 R/W 位置 1, AT24C××发送应答信号。然后 AT24××输出所要求的 18 位字节数据, 主机不发送应答信号(ACK=1),但产生一个停止信号。如图 8.43 (A)不过选择地址读操作的程序。



连续地址读操作可通过立即地址读或选择地址读操作启动,在 AT24C××发送完一个 8 位字节数据后, 主机产生一个应答信号来响应,告知 AT24C××主机要求更多的数据。对应每个主机产生的应答信号(ACK=0),AT24C××将发送一个 8 位数据字节。当主机不发送应答信号(ACK-1)而发送停止位时结束此操作。从 AT24C××读出的数据从地址(n)自动加 1 顺序输出。连续地址读操作时序如图 8.44 所示。



图 8.44 连续地址读操作时序

下面将用 FPGA 设计 iic\_2402 模块, 如图 8.45 所示。实现对 AT24C02 的指定存储地址的读写操作(即选择地址读操作)。iic 2402 模块的输入端 sw Wn(低电平有效)为写操作



控制信号,输入端  $sw_Rn(低电平有效)$ 为读操作控制信号,输出端 scl 为  $l^2C$  总线接口的时 钟线,输入/出端 sda 为  $l^2C$  总线接口的数据线。 $iic_2402$  模块用 Verilog HDL 描述的代码 如下:




图 8.45 iic\_2402 模块

```
module iic_24c02(clk50, rst_n, sw_Wn,
                    sw Rn. scl. sda. led
                   // 50MHz
  input clk50:
  input rst_n;
                   // 复位信号, 低小效
  input sw_Wn, sw_Rn; // 写、读控制
                   // 24C02 协时钟端口
  output scl:
  i nout sda:
                   // 24C02的数据端口
  //----按键检测-----
                 _1/1/ N 20ms 检测 次键值
  reg s_w, s_r;
  reg[19:0] cnt_20ms/
 al ways @ (posedge cik50 or negedge rsi n
    if(|rst_n) / cht_20ms <= 20' d0.
     el se ent_20ms <= cnt_20ms b
 always (posedge clk50 or negedge rst_n)
    if (\rest_n) begin
      s w <= 1'b1; s r <= 1'b1; end
    else if(cnt 20ms == 20'h0000f) begin
      s_w <= sw_Wn; s_r <= sw_Rn; end //写、读控制寄存
 reg[12:0] cnt_delay; // 5000 循环计数
  reg scl r:
                   // 时钟脉冲寄存器
 always @ (posedge clk50 or negedge rst_n)
 if(|rst_n) cnt_delay <= 13' d0;
  el se if(cnt_del ay==13' d5000) cnt_del ay <= 13' d0; //产生iic 所需要的时钟
  el se cnt_del ay <= cnt_del ay+1'b1;
 // 将 scl 信号分为四部分: cnt=0: scl 上升沿高电平, cnt=1: scl 高电平中间,
 // cnt =2: scl 下降沿低电平, cnt =3: scl 低电平中间
  reg[2:0] cnt:
 always @ (posedge clk50 or negedge rst_n) begin
  if(!rst_n) begin cnt <= 2'd0; scl_r <= 1'b0; end
  else begin
     case (cnt_del ay)
         13'd0 : begin cnt <= 3'd0; scl_r <= 1'b1; end
```



```
13' d1250: begin cnt <= 3' d1: scl r <= 1' b1: end
         13' d2500: begin cnt <= 3' d2; scl_r <= 1' b0; end
         13' d3750: begin cnt <= 3' d3; scl_r <= 1' b0; end
         default : begin cnt <= 3'd5: scl r <= scl r:end
         endcase
      end
  end
 assign scl = scl_r ? 1'b1:1'b0; // iic的时钟输出
//---- 需要写入 24C02 的地址和数据-----
   reg[7:0] device_add:
                                  // 最低 bit: 1--读, 0--写
   parameter device_read = 8' b1010_0001;
   parameter device_write = 8'b1010_0000;
   reg[7:0] byte add:
                                  // 写入存储地址
   reg[7:0] word_data:
                                  // 写入的数据
   reg[7:0] read_data;
                                  // 读出的数据
//----读、写时序--
   parameter IDLE = 4'd1:
  parameter START1 = 4 d2;
parameter ADD1 = 4 d3;
parameter ACK1 = 4 d4;
parameter ADD2 = 4 d5;
   parameter ACK2
                     = 4' d6:/
   parameter START2
                       = 4' 07
                       = 4 d8
   parameter ADD3
   parameter ACK3
                       A 4 d9.
                    = 4 d10.
   parameter DATA ~
   parameter ACK4 / )= 4'dll.
   parameter STOP = 4'd12;
   reg[11.0] current_state. next_state
   reg sda_r.\sda_oe:
                                      数据输出使能
   reg[8:0] num;
                                   // 响应位寄存器
   //reg/ack_bit:
   assign sda = sda oe ? sda r : 1'bz:
   assign led_d = read_data[7:0]; // 读取 8 位数据显示
always @ (next_state or rst_n)
   if(|rst_n) current_state <= IDLE;
   else current_state <= next_state;
always @ (posedge clk50 or negedge rst_n) begin
  if(!rst_n) begin
         next state <= IDLE:
         sda r <= 1'b1;
         sda oe <= 1'b0:
         num <= 4' d0:
         read data <= 8' b0000 0000:
         //ack_bit <= 1'b1;
                                     // 指定存储地址 00010011
         byte_add <= 8' b0001_0011;
         word_data <=8' b1001_0001; // 写入的数据为 10010001
         devi ce add <= 8' b0000 0000; end
```

el se

```
case (current_state)
   IDLE. begin
                                         // 等待状态
    sda_oe <- 1' b0;
    if((!s w || !s r) && cnt -- 3' dl) begin
      device add <- device write:
      next state <= START1.
      sda_oe <- 1'bl;
      sda_r <- 1'b1;
                                  end
    else next_state <= IDLE.
   end
   START1. begin
   if (cnt == 3' d3)
                      begi n
                                        // 在scl 低电平sda 为 1
     sda oe <- 1'b1:
     sda_r <= 1'b1; end
   else if (cnt == 3' d1) begin
                                              sel 高电平 sda 为 0
     sda r <= 1'b0.
     next state <= ADD1:
     num <= 4'd0. end
   else next_state <= START1
  end
                                         // 发送从器件 地址
        begi n
   if(num<=4'd7) begin
     next_state <= ADDA
     if (cnt == 3' d3) \
      10 14 mun => mun
       sda_r <= devrce_add[7]; end
      el se i-f (cn) -- 3' d0)
                              begin
       device_add <= {device_add[6.0], device_add[7]}.
   end \
 else \( \) (\( \) (\) (\) (\) (\) begin
   devi ce_add <- {devi ce_add[6:0]. devi ce_add[7]}.//
   num <- 4' d0.
   sda oe <= 1'b0.
                                         // sda 置为高阻态
    next_state <- ACK1:
                                  end
         else next_state <- ADD1.
 end
ACK1: begin
                                         // 应答
                    begi n
   if (cnt --3' d2)
     next_state <- ADD2, end
     else next_state <= ACK1;
   end
ADD2: begin
                                         // 发送存储地址
   if (num<=4'd7) begin
     next_state <= ADD2,
     if(cnt == 3' d3)
                           begi n
       sda_oe <= 1'b1;
       num <= num+1'b1;
       sda_r \leftarrow byte_add[7],
     el se i f (cnt ==3' d0)
                             begi n
```



```
byte_add \leftarrow \{byte_add[6:0], byte_add[7]\}; end
     else if((num--4'd8) && (cnt--3'd3))
      begi n
        byte add <= {byte add[6:0], byte add[7]};
        num <= 4' d0.
        sda_oe <- 1' b0;
                               //sda 置为高阻态
        next state <- ACK2:
        if('s_w) device_add <= device_write.
         else if('s r) device add <- device read:
      end
      else next state <- ADD2.
     end
ACK2.
       begi n
  if (cnt =-3' d2) begin
     case (device_add[0])
       1'b1: begin next_state <= START2:
       1'b0, begin next state <- DATA.
                                                    //写操作
       default ,
     endcase end
 else next state <= ACK2
START2 begin
 if(cnt == 3' d3)
                    Begun
     sda_oe <= 1;by.
     sda_r <= 1 bh
                       end
 else if (caf==3'd1)
                          begi n
     sda r <- 1 b0.
     next_state <= ADD3;
 end \
ADD3. \ begin
                                   再次发送从器件地址
 if,(hum<-4'd7) begin
    next state <- ADD3:
    if (cnt -- 3' d3)
                            begi n
     num <- num+1'b1:
     sda_r <- device_add[7]; end
   else if (cnt == 3' d0) begin
     devi ce_add <= {devi ce_add[6:0], devi ce_add[7]}; end
  end
  else if((num==4'd8) && (cnt --3'd3)) begin
      devi ce_add <= {devi ce_add[6:0], devi ce_add[7]}.
      num <= 4' d0:
      sda oe <= 1'b0;
                               //sda r 置为高阻态
      next_state <= ACK3,
                                   end
   else next_state <= ADD3.
  end
 ACK3: begin
     if (cnt == 3' d2)
          next state <= DATA.
      else next_state <= ACK3;
```

```
DATA-
        begi n
                             //读写数据
   If (Is r)
    begi n
           //读
     if (num<=4'd7) begin
        next state <= DATA.
        if(cnt==3'd1)
                             begi n
                                       //scl 高电平读数据
         num <= num+1'bl:
         read_data[7] <= sda: end
        else if (cnt == 3' d2)
                             begi n
         read_data <= {read_data[6:0], read_data[7]};</pre>
     else if((cnt==3'd3) && (num==4'd8)) begin
       read_data <={read_data[6:0], read_data[7]};
       num <= 4' d0:
       next state <= ACK4:
       else begin next state <= DATA
    end
  el se begin //写
     if (num<=4'd7) begin
        next_state <= DATA
        if(cnt==3'd3)
                               begi n
                                        //scl 低电平输出数据
          sda_oe
          num << num 1' b1;
          sda word_data[7]; and
                            V. 1
         el seri f(cnt == 3' d0)
                                                begi n
        word_data <= {word_data[6.0].word_data[7]}. end
         end
       se if((cnt=-3'd3) & (num=-4'd8)) begin
          word_data * word_data[6 0], word_data[7]},
         num <= 4' d0;
         sda_oe <= 1' b0;
                                        //sda 置为高阻态
         next state <= ACK4:
                                          end
      else begin read_data <=8' b000000000;
          next_state <= DATA; end
   end
ACK4: begin
  if(cnt==3'd2)
                         begi n
    sda r <= 1'b0:
    sda oe <= 1'b1:
      next_state <= STOP:
                              end
   else next_state <= ACK4;
 end
STOP: begin
 if(cnt==3'd1) begin sda_r <= 1'b1; end
   else if((cnt==3'd3) && sda_oe) sda_oe <= 1'b0;
    if(cnt 20ms==20'hffff0) next state <= IDLE;
    else next_state <= STOP;
```



end default: ; endcase

endmodul e

iic\_2402 模块完成对 AT24C02 的指定存储地址(byte\_add <= 8'b0001\_0011)的读写操作。 首先完成一个字节数据(word\_data <=8'b1001\_0001)的写入,然后读取该地址存储的数据,并在 LED(led\_d)上显示。

如图 8.46 所示为  $I^2C$  总线接口的时钟线 scl 的仿真。在图中,将 scl 信号分为四部分: cnt=0 时,scl 上升为高电平; cnt=1 时,scl 为高电平中间; cnt=2 时 scl 下降为低电平; cnt=3 时,scl 为低电平中间。在时钟线 SCL 高电平期间, $I^2C$  总线上的数据线 SDA(即 sda\_r)的 状态表示要传送的数据,并保持稳定。SDA 上数据的改变在 sch 为低电平时完成。而 SCL 为高电平时,若 SDA 有变化会被当作起始或停止信号。




图 8.46 10 总线接口的时钟线 sci 的传真

如图 8.47 所示为 ii、2402 模块的读操作时序例读上根据 AT24C02 读写操作的时序要求,设定的状态为 IDLE( 等待)、START1、ADD( 写 AT24C02 地址)、ACK1、ADD2(写存储地址)、ACK2、START2(读操作时再次写 AT24C02 地址)、ADD3(AT24C02 地址)、ACK3、DATA(读、写数据)、ACK4、STOP(停止)。




图 8.47 iic 2402 模块的读操作时序仿真



## 本章小结

本章介绍 VGA、PS/2、UART、单总线(I-Wire)、SPI、I<sup>2</sup>C 等接口技术,用硬件的设计方法实现数据的传输控制。除 VGA 外,它们都采用串行通信协议,连线简单。通信协议是指通信双方的一种约定。约定包括对数据格式、传输方式、传送速度、传送步骤、纠错方式及控制字符定义等问题做出统一规定,通信双方必须共同遵守。因此也称为通信控制规程(又称传输控制规程)。在网络通信中,它属于数据链路层。在本章各设计实例中,各功能模块都采用硬件的设计(与软件设计方法不同),并且在 FPGA 器件中进行了验证,为更复杂、规模更大的数字系统设计和应用提供帮助。

## 习 题

- 8-1 简述 VGA 显示接口和显示方式。
- 8-2 为实现 VGA 显示器的 VGA\_R、VGA\_B 端口的模拟信号,分析图 8.2 中的电阻网络。
- 8-3 在 VGA 显示屏上显示一幅图片和文字字符时,对读取图片数据的 ROM 和文字字模 ROM 的地址计算有什么不同?
  - 8-4 怎样实现在 VGA 显示原 显示的图片进行 96% 的旋转和图片的移动?
  - 8-5 简述 PS/2 接口及传输协议。
- 8-6 分析图 8.10 项层原理图,说明 PS/2 键盘输出的扫描码是怎样在 VGA 显示屏上 实现显示的。
  - 8-7 说明 PS/2 标的工作模式和数据格式
- 8-8 在图 8/2 / 所示的顶层原理图中是怎样实现在屏幕上的光标随着鼠标移动进行移动,并且利用鼠标可完成屏幕上图片的拖动?
  - 8-9 简述通用异步收发器的工作原理及接口。
- 8-10 怎样通过通用异步收发器实现 PC 与 FPGA 的通信, 来完成 FPGA 对 VGA 显示器传输内容的显示?
  - 8-11 分析 DS18B20 数字温度传感器的工作原理和特性。
  - 8-12 说明 SPI 和 I2C 接口总线的特点和区别。
  - 8-13 实现 FPGA 对 AT24C02 器件的连续 10 个字节数据的读写。

# 北京大学出版社电气信息类教材书目(已出版) 欢迎选订

序号	标准书号	书名	主机	定价	序号	标准书号	书名	主编	定价
1	7-301-10759-1	DSP 技术及应用	吴冬林	¥ 26	45	7-301-19174-3	传感器基础(第2版)	赵玉刚	32
2	7-301-10760-7	单片机原理与应用技术	魏立的	¥ 25	46	7-5038-4396-9	自动控制原理	潘丰	32
3	7-301-10765-2	电工学	再「	29	47	7-301-10512-2	现代控制理论基础(国家级十 一五规划教材)	候媛彬	20
4	7-301-19183-5	电工与电子技术(上册)(第2版)	吴舒舒	30	48	7-301-11151-2	电路基础学习指导与典型题解	公茂法	32
5	7-301-19229-0	电工与电子技术(下册)(第2版)	徐卓农	₹ 32	49	7-301-12326-3	过程控制与自动化仪表	张井岗	36
6	7-301-10699-0	电子工艺实习	周春阳	19	50	7-301-23271-2	计算机控制系统(第2版)	徐文尚	48
7	7-301-10744-7	电子工艺学教程	张立章	32	51	7-5038-4414-0	微机原理及接口技术	赵志诚	38
8	7-301-10915-6	电子线路 CAD	吕建节	Z 34	52	7-301-10465-1	单片机原理及应用教程	范立南	30
9	7-301-10764-1	数据通信技术教程	吴延浩	₹ 29	53		微型计算机原理与接口技术	刘彦文	26
10	7-301-18784-5	数字信号处理(第2版)	阁 豪	32	54		嵌入式基础实践教程	杨刚	30
11	7-301-18889-7	现代交换技术(第2版)	姚当	36	55	7-301-12530-4	嵌入式 RM系统原理与实例	杨宗德	25
12	7-301-10761-4		华岩	¥ 33	56	7-301-13616-8	单片机原理与应用及 C51 程 序设计	唐颖	30
13	7-301-19318-1	信息与通信工程专业英语 (第2版)	韩定定	32	57		电力电子技术及应用	张润和	38
14	7-301-10757-7	自动控制原理	袁德成	29	98	7-301-20508-2	电磁场与电磁波(第2版)	邬春明	30
15	7-301-16520-1	高頻电子线路(第2版)	宋树柱		59	7-301-12179-5	电路分析	王艳红	38
16		微机原理与接口技术	陈光子		60		电子测量与传感技术	杨雷	35
17	7-301-11442-1	MATLAB 基础及其应用教程	周升	1/2	61	7-301-14461-9	高电压技术	马永翔	28
18	7-301-11508-4	14.3	東東		62	7	生物医学数据分析及其 MATLAB实现	尚志刚	25
19	7-301-12178-8		育晓红			7-301-14460		曹娜	35
20		电子系统综合设计	郭り				DSP 技术与应用基础	俞一彪	34
21		EDA 技术基础	赵明智				综合布线系统基础教程	吴达金	-
22	7-301-12176-4		曹茂元		86		信号处理 MATLAB 实验教程		20
	7-301-12177-1		李白声				电工电子实验教程	魏伟	
24	7-301-12340-9			1138	68		检测与控制实验教程	魏 伟	
25	7-301-13121-3	模拟电子技术实验教程	湖海軍	24	69	7-301-04595-4	电路与模拟电子技术	张绪光	35
26	7-301-11502-2		郭俊弘	-	70	7-301-15458-8	信号、系统与控制理论(上、 下册)	邱德润	
27	7-301-11504-6		梅开乡		71		通信网的信令系统	张云麟	24
		运筹学(第2版)	吴亚阳		72		发电厂变电所电气部分(第2版)		48
		传感器与检测技术	祝诗》			7-301-16076-3		王震宇	32
30		单片机原理及应用	刘月		74		微机原理及接口技术	肖洪兵	.32
31	7-5038-4409-6		杨天明		75	7-301-16932-2		刘金华	30
32	7-5038-4411-9		樊立声		76	7-301-16933-9		丁紅	32
33	7-5038-4399-0	电力市场原理与实践	邹 美	R 24	77	7-301-17540-8	单片机原理及应用教程	周广兴	40
34		电力系统继电保护	马永莉	-	78 79	7-301-17614-6 7-301-12379-9	微机原理及接口技术实验指 等书 **	李干林	22
35		电力系统自动化	孟祥思					卢志茂	28
36	7-5038-4404-1		韩顺杰		80		离散信息论基础	范九伦	25
37		电器与 PLC 控制技术	陈志翁		81		新能源与分布式发电技术	朱永强	32
38	7-5038-4400-3		王玉华		82	7-301-17683-2		李丽君	26
39 40	7-5038-4410-2 7-5038-4398-3		郑思i 李 元		83 84	7-301-17700-6 7-301-17318-3	模拟电子技术 ARM 嵌入式系统基础与开发 教程	张绪光 丁文龙	36 36
41	7-5038-4412-6	和化均衡部分	刘永信	_	85		PLC 原理及应用	缪志农	26
42	7-5038-4401-0		対水に	-	86	7-301-17/97-0		王玉德	32
-		自动化妆衣		_	87	7-301-17986-4		上玉徳 周荣富	-
43			李国用						36
44	7-301-23081-7	集散控制系统(第2版)	刘翠到	36	88	7-301-18285-7	电子线路 CAD	周荣富	41

序号	标准书号	书名	主编	定价	序号	标准书号	书名	主编	定价
89	7-301-16739-7	MATLAB 基础及应用	李国朝	39	123	7-301-21849-5	微波技术基础及其应用	李泽民	49
90	7-301-18352-6	信息论与编码	隋晓红	24	124	7-301-21688-0	电子信息与通信工程专业 英语	孙桂芝	36
91	7-301-18260-4	控制电机与特种电机及其 控制系统	孙冠群	42	125	7-301-22110-5	传感器技术及应用电路项目 化教程	钱裕禄	30
92	7-301-18493-6	电工技术	张 莉	26	126	7-301-21672-9	单片机系统设计与实例开发 (MSP430)	顾游	44
93	7-301-18496-7	<b>现代电子系统设计教程</b>	宋晓梅	36	127	7-301-22112-9	自动控制原理	许丽佳	30
94	7-301-18672-5	太阳能电池原理与应用	靳瑞敏	25	128	7-301-22109-9	DSP 技术及应用	董 胜	39
95	7-301-18314-4	通信电子线路及仿真设计	王鲜芳	29	129	7-301-21607-1	数字图像处理算法及应用	李文书	48
96	7-301-19175-0	单片机原理与接口技术	李 升	46	130	7-301-22111-2	平板显示技术基础	王丽娟	52
97	7-301-19320-4	移动通信	刘维超	39	131	7-301-22448-9	自动控制原理	谭功全	44
98	7-301-19447-8	电气信息类专业英语	缪志农	40	132	7-301-22474-8	电子电路基础实验与课程设计	武 林	36
99	7-301-19451-5	嵌入式系统设计及应用	邢吉生	44	133	7-301-22484-7	电文化——电气信息学科概论	高心	30
100	7-301-19452-2	电子信息类专业 MATLAB 实验教程	李明明	42	134	7-301-22436-6	物联网技术案例教程	崔逊学	40
101	7-301-16914-8	物理光学理论与应用	宋贵才	32	135	7-301-22598-1	常用数字电子技术	钱裕禄	30
102	7-301-16598-0	综合布线系统管理教程	吴达金	39	136	7-301-22529-6	MC 技术与应用(西门子版)	丁金婷	32
103	7-301-20394-1	物联网基础与应用	李蔚田	44	137	7-301-22316-4	自劫控制原理	佟 威	30
104	7-301-20339-2	数字图像处理	李云红	36	138	7/301-1/528-8	通信原理实验与课程设计	邬春明	34
105	7-301-20340-8	信号与系统	李云红	29	139	301-22582-0	信号与系统	许丽佳	38
106	7-301-20505-1	电路分析基础	吴舒辞	38	140	7 01-22447-2	嵌入式系统基础实践教程	韩 磊	35
107	7-301-22447-2	嵌入式系统基础实践教程	韩 磊	334	X41,	7-301-22776-3	信号与线性系统	朱明早	33
108	7-301-20506-8	编码调制技术	黄平		142	7-301-22872-2	电机、拖动与控制	万芳瑛	34
109	7-301-20763-5	网络工程与管理	谢、谢	(AL	143	7-301-22882-1	MCS-51 单片机原理及应用	黄翠翠	34
110	7-301-20845-8	单片机原理与接口技术实验 与课程设计	的模型	26	144	7-301-22936-1	自动控制原理	邢春芳	39
111	301-20725-3	模拟电子线路 一人	宋树样	38	145	7-301-229260	E (信息工程专业英语	余兴波	26
112	7-301-21058-1	单片机原理与应用设10天验 指导书	邵发森	44	146	7 201 2 <u>79</u> 19-4	信号分析与处理	李会容	39
113	7-301-20918-9	Mathcad 在信息与系统中的 应用	郭仁春	30	NY	7-301-22385-7	家居物联网技术开发与实践	付 蔚	39
114	7-301-20327-9	也工学李紫教程	王士军	K.	148	7-301-23124-1	模拟电子技术学习指导及习题 精选	姚娫川	30
115	7-301-16367-2	从配电技术	王玉华	49	149	7-301-23022-0	MATLAB 基础及实验教程	杨成慧	36
116	7-301-20351-4	电路与模拟电子技术实验指 导书	唐 颖	26	150	7-301-23221-7	电工电子基础实验及综合设计 指导	盛桂珍	32
117	7-301-21247-9	MATLAB 基础与应用教程	王月明	32	151	7-301-23473-0	物联网概论	主平	38
118	7-301-21235-6	集成电路版图设计	陆学斌	36	152	7-301-23639-0	现代光学	宋贵才	36
119	7-301-21304-9		秦长海	49	153	7-301-23705-2		许晓丽	42
120	7-301-21366-7	电力系统继电保护(第2版)	马永翔	42	154		电子技术实验教程	司朝良	33
			-	-	-				_
121		模拟电子与数字逻辑	邬春明	39	155		工控组态软件及应用	何坚强	49
122	7-301-21439-8	初联阿概论	王金甫	42	156	7-301-23877-6	EDA 技术及数字系统的应用	包明	55

相关教学资源如电子课件、电子教材、习题答案等可以登录 www.pup6.com 下载或在线阅读。

扑六知识网(www.pup6.com)有海量的相关教学资源和电子教材供阅读及下载(包括北京大学出版社第 六事业部的相关资源),同时实迪您特教学课件、视频、教案、素材、习题、试卷、辅导材料、课改成果、 设计作品、论文等教学资源上传到 pup6.com、与全国高校师生分享您的教学成就与经验,并可自由设定 价格,知识也能创造财富。具体情况请登录网站查询。

如您需要免费纸质样书用于教学,欢迎登陆第六事业部门户网(www.pup6.com)填表中语,并欢迎在线登记 远见到北京大学出版社来出版整的大作,也可下载相关表格填写后发到我们的邮箱,我们将及时与您取得联 系并做好全方位的服务。

扑六知识网将打造成全国最大的教育资源共享平台,欢迎您的加入——让知识有价值,让教学无界限,让 学习更轻松。

联系方式: 010-62750667, pup6\_czq@163.com, szheng\_pup6@163.com, linzhangbo@126.com, 欢迎来电来信咨询。